一顆芯片的誕生，可以分為芯片設(shè)計(jì)與芯片制造兩個(gè)環(huán)節(jié)。

芯片設(shè)計(jì)： 規(guī)劃“芯”天地

芯片設(shè)計(jì)階段會(huì)明確芯片的用途、規(guī)格和性能表現(xiàn)，芯片設(shè)計(jì)可分為規(guī)格定義、系統(tǒng)級(jí)設(shè)計(jì)、前端設(shè)計(jì)和后端設(shè)計(jì)4大過(guò)程。

規(guī)格定義，工程師在芯片設(shè)計(jì)之初，會(huì)做好芯片的需求分析、完成產(chǎn)品規(guī)格定義，以確定設(shè)計(jì)的整體方向。

系統(tǒng)設(shè)計(jì)， 基于前期的規(guī)格定義，明確芯片架構(gòu)、業(yè)務(wù)模塊、供電等系統(tǒng)級(jí)設(shè)計(jì)，例如CPU、GPU、NPU、RAM、聯(lián)接、接口等。芯片設(shè)計(jì)需要綜合考量芯片的系統(tǒng)交互、功能、成本、功耗、性能、安全及可維可測(cè)等綜合要素。

前端設(shè)計(jì)，前端設(shè)計(jì)時(shí)，設(shè)計(jì)人員根據(jù)系統(tǒng)設(shè)計(jì)確定的方案，針對(duì)各模塊開展具體的電路設(shè)計(jì)，使用專門的硬件描述語(yǔ)言（Verilog或VHDL），對(duì)具體的電路實(shí)現(xiàn)進(jìn)行RTL（Register Transfer Level）級(jí)別的代碼描述。代碼生成后，就需要嚴(yán)格按照已制定的規(guī)格標(biāo)準(zhǔn)，通過(guò)仿真驗(yàn)證來(lái)反復(fù)檢驗(yàn)代碼設(shè)計(jì)的正確性。之后，用邏輯綜合工具，把用硬件描述語(yǔ)言寫成的RTL級(jí)的代碼轉(zhuǎn)成門級(jí)網(wǎng)表（NetList），以確保電路在面積、時(shí)序等目標(biāo)參數(shù)上達(dá)到標(biāo)準(zhǔn)。邏輯綜合完成后需要進(jìn)行靜態(tài)時(shí)序分析，套用特定的時(shí)序模型，針對(duì)特定電路分析其是否違反設(shè)計(jì)者給定的時(shí)序限制。整個(gè)設(shè)計(jì)流程是一個(gè)迭代的流程，任何一步不能滿足要求都需要重復(fù)之前的步驟，甚至重新設(shè)計(jì)RTL代碼。

后端設(shè)計(jì)，后端設(shè)計(jì)是先基于網(wǎng)表，在給定大小的硅片面積內(nèi)，對(duì)電路進(jìn)行布局（Floor Plan）和繞線（Place and Route），再對(duì)布線的物理版圖進(jìn)行功能和時(shí)序上的各種驗(yàn)證（Design Rule Check、Layout Versus Schematic等），后端設(shè)計(jì)也是一個(gè)迭代的流程，驗(yàn)證不滿足要求則需要重復(fù)之前的步驟，最終生成用于芯片生產(chǎn)的GDS（Geometry Data Standard）版圖。

芯片制造是一層層向上疊加的，最高可達(dá)上百次疊加。每一次的疊加，都必須和前一次完美重疊，重疊誤差要求是1~2納米。

芯片制作完整過(guò)程包括芯片設(shè)計(jì)、晶片制作、封裝制作、成本測(cè)試等幾個(gè)環(huán)節(jié)，其中晶片制作過(guò)程尤為的復(fù)雜。 精密的芯片其制造過(guò)程非常的復(fù)雜首先是芯片設(shè)計(jì)，根據(jù)設(shè)計(jì)的需求，生成的“圖樣”。

1、芯片的原料晶圓

晶圓的成分是硅，硅是由石英沙所精練出來(lái)的，晶圓便是硅元素加以純化（99.999%），接著是將些純硅制成硅晶棒，成為制造集成電路的石英半導(dǎo)體的材料，將其切片就是芯片制作具體需要的晶圓。

2、晶圓涂膜

晶圓涂膜能抵抗氧化以及耐溫能力，其材料為光阻的一種。

3、晶圓光刻顯影、蝕刻

該過(guò)程使用了對(duì)紫外光敏感的化學(xué)物質(zhì)，即遇紫外光則變軟。通過(guò)控制遮光物的位置可以得到芯片的外形。在硅晶片涂上光致抗蝕劑，使得其遇紫外光就會(huì)溶解。

這時(shí)可以用上第一份遮光物，使得紫外光直射的部分被溶解，這溶解部分接著可用溶劑將其沖走。這樣剩下的部分就與遮光物的形狀一樣了，而這效果正是我們所要的。這樣就得到我們所需要的二氧化硅層。

4、攙加雜質(zhì)

將晶圓中植入離子，生成相應(yīng)的P、N類半導(dǎo)體。具體工藝是是從硅片上暴露的區(qū)域開始，放入化學(xué)離子混合液中。

這一工藝將改變攙雜區(qū)的導(dǎo)電方式，使每個(gè)晶體管可以通、斷、或攜帶數(shù)據(jù)。簡(jiǎn)單的芯片可以只用一層，但復(fù)雜的芯片通常有很多層，這時(shí)候?qū)⑦@一流程不斷的重復(fù)，不同層可通過(guò)開啟窗口聯(lián)接起來(lái)。

這一點(diǎn)類似多層PCB板的制作制作原理。 更為復(fù)雜的芯片可能需要多個(gè)二氧化硅層，這時(shí)候通過(guò)重復(fù)光刻以及上面流程來(lái)實(shí)現(xiàn)，形成一個(gè)立體的結(jié)構(gòu)。

5、晶圓測(cè)試

經(jīng)過(guò)上面的幾道工藝之后，晶圓上就形成了一個(gè)個(gè)格狀的晶粒。通過(guò)針測(cè)的方式對(duì)每個(gè)晶粒進(jìn)行電氣特性檢測(cè)。

6、封裝

將制造完成晶圓固定，綁定引腳，按照需求去制作成各種不同的封裝形式，這就是同種芯片內(nèi)核可以有不同的封裝形式的原因。

7、測(cè)試、包裝

經(jīng)過(guò)上述工藝流程以后，芯片制作就已經(jīng)全部完成了，這一步驟是將芯片進(jìn)行測(cè)試、剔除不良品，以及包裝。

個(gè)人圖書館，海思官網(wǎng)，半導(dǎo)體行業(yè)聯(lián)盟綜合整理

責(zé)任編輯：李倩