EDA 領域需要運用許多不同的運算軟件，然而 EDA 行業所面臨的挑戰在于，設計團隊總需要采用當前的處理器來設計及創建下一代的 SoC。

在 1990 年代和 2000 年代，微處理器公司將處理器的性能每年提高了約 50% 來解決這個問題。部分原因是摩爾定律在沒有產生功耗問題的同時，提高了硅芯片的性能；還有部分原因來自于處理器架構的提升，可以通過更聰明的方法來執行亂序執行（Out-of-order Execution）、分支預測（Branch Prediction）以及解決所有其他設計上遭遇的困難。

摩爾定律提高了時鐘（Clock Cycle）頻率，而架構的改善也提高了每個時鐘周期可執行的命令數（IPC）。因此，如果我們需要更高的性能，只需等待即可，當時的生活多美好！

然而兩件事情的發生使生活不再那么美好：首先，由于功耗限制，不可能再增加微處理器的時鐘頻率；其次，改變架構也幾乎變不出花樣了。

從某種意義上說，摩爾定律還沒有結束，在芯片上仍然可以放置越來越多的晶體管，但不再以增加的單執行線程（Single-Thread）性能來交付增加的處理器能力，而是以增加處理器核心數量來交付。

因此，不如我們使用“核心定律”（Core's Law）一詞，即處理器核心的數量呈指數增長。但因為我們位在改變曲線的平坦處，所以這一名詞并未引起關注，也從未流行。現在，處理器具有 48 核，甚至 128 核，這一點明顯變成常態，而不太明顯的議題則是，運算軟件如何適應更多核。

秘密算法其實是一個大規模平行化的矩陣求解器。這是一種突破性算法，是 Cadence 在系統分析領域的秘密武器。它具有近乎線性的擴展度，而且不影響任何精準度。它運用大量低容量的機器，幾乎具有無限的容量，卻不需要真正具備任何大型計算機——一個在您需要時派不上用場，或者大多閑置、等待被使用的工具。整個基礎架構可動態部署到云端（或數據中心）中，并具有容錯重啟功能——因為當大量的機器一起使用時，罕見的事也會發生。

許多 EDA 以稀疏矩陣（Sparse Matrices）形式編碼來求解大量方程式。稀疏矩陣是其中大多數項目為零的矩陣。因為不需要顯式記錄為零矩陣項，這意味著它們可以非常有效地存儲在電腦內存中。

通常，這些矩陣是對稱的，由于只需要記錄矩陣的一半，因此可以進一步節省成本。這是因為許多電氣特性是對稱的：從節點 1 到節點 2 的電容與從節點 2 到節點 1 的電容相同。

Cadence 在過去幾年中在計算軟件（Somputational Software）方面取得的突破之一，就是強調如何在大量核心和/或服務器上使用這些大型稀疏矩陣進行矩陣代數運算，舉例來說，Cadence 的 Voltus、Clarity、Celsius 等都是相同的解決方案。現在，Sigrity 加入了上述的解決方案。

Sigrity X

Sigrity X 可提供仿真速度和設計處理量高達 10 倍的性能，而不會影響任何精準度。這是通過在云端（或大型本地數據中心）中進行大規模分布式仿真所實現。基本上與 Clarity 3D Solver 的基礎相同，是以大規模分布式仿真技術，進行兼顧電源影響的信號完整性分析。分析信號完整性的最大挑戰之一，就是受到影響的層面廣大。功耗會影響溫度，進而影響 IR drop，再影響到時序，再影響到信號完整性。

混合求解器的另一個新發展是多線式檢查。信號完整性探索與核心數量呈現線性關系（因為探索的每個配置完全獨立，因此不需要連續通訊）。

Sigrity X 技術可適用于 Sigrity 系列產品：PowerSI、PowerDC、XtractIM、SystemSI 和 OptimizePI。但是，以上并不是最新版 Sigrity 的唯一變革——Sigrity 全新的用戶界“Layout Workbench”非常易于使用。可根據您的喜好，變更成亮色或深色主題畫面（正如同手機操作），也可取決于您所在的位置和一天中的時間做出調整——與 Clarity 3D Solver 所提供的 GUI 相同。

同時，Sigrity X 還配備了最新的數據庫，這使得在機器之間移動仿真文件變得更加容易，因為所有仿真類型的全部內容都封裝在了單個文件中。保存功能也得到了改進，可以處理任何其他依賴的仿真數據（Dependencies）。

以下的范例說明了新版本性能的顯著提升。該示例設計具有 ：

20 層

68,807 凸塊（Bumps）

1,006,136 的過孔（Vias）

483,894 條走線（Traces）

以上使用 2019 PowerSI Hybrid Solver 混合求解器，需要 15 天才能完成。而使用新的 2021.1 Hybrid Solver 混合求解器，并使用相同數量的核心，同樣的過程只需 1.5 天即可完成。

當前，信號完整性分析的兩個熱門領域是 PAM4 和 DDR5 內存接口：

PAM4 是一種使用四個電平、每個（恢復的）時鐘周期傳輸兩位的信號技術，它可應用于 112G SerDes，以及即將到來的 PCIe 6.0 標準（尚未最終確定，但納入 PAM4 則不會更改）。

DDR5 是 DDR DRAM 接口的最新版本，正逐漸成為內存接口市場的流行領域。DDR5 有望在 2022 年成為最常用的接口（Cadence 與美光（Micron）已經持續在 DDR5 接口技術開發上合作多年）。

新版本的使用經驗

關于客戶的成功案例，Renasas 的 Tamio Nagano 表示：

“新一代 Sigrity X 讓我們的 IC 封裝簽核的重要流程得到了顯著改善；過去耗時超過一天的仿真現在可以在短短幾個小時內完成。我們很高興在生產設計中采用了這項新技術，將驗證過的性能提高了 10 倍。”

另一則成功案例則來自 5G 芯片領域， Mediatek 的 Aaron Yang 表示：

“新一代的 Sigrity X 版本不僅可以以相同的精準度，讓大量設計的分析速度提高 10 倍，而且還能擴展到過去無法分析的更大、更復雜的設計中。這款構建生產力的產品幫助我們省去好幾個禮拜的設計時間，加快產品交付速度。”

原文標題：Sigrity X 2021 盛裝登場！

文章出處：【微信公眾號：Cadence楷登】歡迎添加關注！文章轉載請注明出處。

責任編輯:haq