概述

ModelSim是業界最優秀的HDL語言仿真軟件，它能提供友好的仿真環境，是業界唯一的單內核支持VHDL和Verilog混合仿真的仿真器。它采用直接優化的編譯技術、Tcl/Tk技術、和單一內核仿真技術，編譯仿真速度快，編譯的代碼與平臺無關，便于保護IP核，個性化的圖形界面和用戶接口，為用戶加快調錯提供強有力的手段，是FPGA/ASIC設計的首選仿真軟件。

主要特點

RTL和門級優化，本地編譯結構，編譯仿真速度快，跨平臺跨版本仿真；

單內核VHDL和Verilog混合仿真；

源代碼模版和助手，項目管理；

集成了性能分析、波形比較、代碼覆蓋、數據流ChaseX、Signal Spy、虛擬對象Virtual Object、Memory窗口、Assertion窗口、源碼窗口顯示信號值、信號條件斷點等眾多調試功能；

C和Tcl/Tk接口，C調試；

對SystemC的直接支持，和HDL任意混合；

支持SystemVerilog的設計功能；

對系統級描述語言的最全面支持，SystemVerilog，SystemC，PSL；

ASIC Sign off。

可以單獨或同時進行行為（behavioral）、RTL級、和門級（gate-level）的代碼。

版本

ModelSim有幾種不同的版本：SE、PE、LE和OEM，其中SE是最高級的版本，而集成在 Actel、Atmel、Altera、Xilinx以及Lattice等FPGA廠商設計工具中的均是其OEM版本。

SE版和OEM版在功能和性能方面有較大差別，比如對于大家都關心的仿真速度問題，以Xilinx公司提供的OEM版本ModelSim XE為例，對于代碼少于40000行的設計，ModelSim SE 比ModelSim XE要快10倍；對于代碼超過40000行的設計，ModelSim SE要比ModelSim XE快近40倍。

ModelSim SE支持PC、UNIX和LINUX混合平臺；提供全面完善以及高性能的驗證功能；全面支持業界廣泛的標準；提供業界最好的技術支持與服務。