重點

● TSMC認(rèn)證基于新思科技3DIC Compiler統(tǒng)一平臺的CoWoS?和InFO設(shè)計流程

● 3DIC Compiler可提高先進封裝設(shè)計生產(chǎn)率

● 集成Ansys芯片封裝協(xié)同分析解決方案，可實現(xiàn)可靠的簽核和設(shè)計實時分析

新思科技（Synopsys）近日宣布與TSMC合作，為先進封裝解決方案提供經(jīng)認(rèn)證的設(shè)計流程。這些解決方案使用新思科技3DIC Compiler產(chǎn)品，進行CoWoS?-S （基于硅中介層的CoWoS）和InFO-R（基于高密度晶圓級RDL InFO）設(shè)計。3DIC Compiler為當(dāng)今高性能計算、汽車電子和移動產(chǎn)品等應(yīng)用場景所需的復(fù)雜多裸片系統(tǒng)提供了封裝設(shè)計解決方案。

“人工智能和5G網(wǎng)絡(luò)等應(yīng)用對高集成度、低功耗、小尺寸和快速產(chǎn)出的要求不斷提升，推動了對先進封裝技術(shù)的需求。TSMC創(chuàng)新的3DIC技術(shù)，例如CoWoS?和InFO，以極具競爭力的成本為客戶提供更強的功能和更高的系統(tǒng)性能，協(xié)助客戶實現(xiàn)創(chuàng)新。我們與新思科技合作，為使用TSMC CoWoS?和InFO封裝技術(shù)的客戶提供經(jīng)認(rèn)證的解決方案，協(xié)助其高效快速完成功能化產(chǎn)品。”

—— Suk Lee

設(shè)計基礎(chǔ)設(shè)施管理部門資深部長

TSMC

新思科技3DIC Compiler解決方案提供了統(tǒng)一的芯片封裝協(xié)同設(shè)計和分析環(huán)境，可在封裝中創(chuàng)建最佳的2.5D/3D多裸片系統(tǒng)。該解決方案包括TSMC設(shè)計宏單元（MACRO）支持以及基于CoWoS?技術(shù)的高密度中介層連接器自動布線等功能。對于基于RDL的InFO設(shè)計，通過自動DRC感知、全角度多層信號和電源/接地布線、電源/接地層創(chuàng)建和虛擬金屬插入，以及對TSMC設(shè)計宏單元的支持，可將計劃時間從數(shù)月縮短到幾周。

對于CoWoS-S和InFO-R設(shè)計，需要在封裝和整個系統(tǒng)的背景下分析裸片。裸片感知封裝和封裝感知裸片的電源完整性、信號完整性和熱分析對于設(shè)計驗證和簽核至關(guān)重要。將Ansys的RedHawk?系列芯片封裝協(xié)同分析解決方案集成到3DIC Compiler可以滿足這一關(guān)鍵需求，從而實現(xiàn)無縫分析，更快地收斂到最佳解決方案。通過優(yōu)化設(shè)計冗余，客戶可以實現(xiàn)更小尺寸的設(shè)計和更高的性能。

責(zé)任編輯：haq