臺(tái)積電近日在線上研討會(huì)上透露了有關(guān)于先進(jìn)制程的大量資訊，目前剛量產(chǎn)的5 納米制程良率已經(jīng)迅速超過(guò)7 納米，對(duì)于蘋(píng)果A14X 芯片以及AMD Zen 4 處理器都是非常好的消息。

通常半導(dǎo)體制程良率是隨著時(shí)間而下降，并獲得更高的產(chǎn)量，也就是學(xué)習(xí)曲線的概念。不過(guò)臺(tái)積電表示，盡管5 納米是更先進(jìn)的制程，但學(xué)習(xí)曲線表現(xiàn)比7 納米更好，使量產(chǎn)非常順利，而5 納米強(qiáng)化版制程N(yùn)5P 也即將于明年開(kāi)始量產(chǎn)，性能將再度提高5%，或功耗降低10%。

基本上只要缺陷數(shù)低于0.5/cm2就算是合格的良率，目前已相當(dāng)成熟的7納米制程0.09/cm 2，但才剛量產(chǎn)不久的5納米制程良率就已達(dá)到了0.1 /cm2，顯示出過(guò)往更好的學(xué)習(xí)曲線，這可能主是得益于EUV技術(shù)的應(yīng)用，減少了工藝步驟，原本需要4步DUV如今EUV能一次完成，降低了生產(chǎn)風(fēng)險(xiǎn)，如此下一季5納米良率就將比7納米更好。

目前來(lái)看5 納米將會(huì)給臺(tái)積電帶來(lái)更強(qiáng)的競(jìng)爭(zhēng)力，不僅如此，臺(tái)積電還提供了最新N4 工藝的預(yù)覽，N4 除了通過(guò)減少掩模層來(lái)簡(jiǎn)化工藝外，還提供了一條直接遷移路徑，可以全面兼容5 納米設(shè)計(jì)生態(tài)，預(yù)期將于明年底試產(chǎn)，2022 年實(shí)現(xiàn)量產(chǎn)。

而臺(tái)積電下一代的N3 工藝將成為世界上最先進(jìn)的邏輯技術(shù)，又會(huì)再度出現(xiàn)性能的飛躍與5 納米相比將實(shí)現(xiàn)全節(jié)點(diǎn)的技術(shù)進(jìn)步，性能再度提高15%、功耗降低30%、邏輯密度提高70%。但值得注意的是，3納米仍然會(huì)是FinFET，這點(diǎn)倒是令市場(chǎng)相當(dāng)意外，預(yù)計(jì)要到2納米才會(huì)采用GAA。

當(dāng)然面對(duì)質(zhì)疑，臺(tái)積電也表示，經(jīng)過(guò)與客戶的協(xié)商，3 納米制程預(yù)期的成本及性能表現(xiàn)已受到廣泛的支持。盡管三星宣稱在3 納米將使用GAA，但臺(tái)積電仍相當(dāng)胸有成竹。當(dāng)然臺(tái)積電仍在持續(xù)探索3 納米以下的技術(shù)，例如納米碳管等新材料的應(yīng)用，不過(guò)目前來(lái)看單一晶體管的性能提升已漸趨有限，需要更好的設(shè)計(jì)才能達(dá)到更高的效率。

臺(tái)積電目前已將眼光放到更進(jìn)一步的2 納米制程上。在25 日展開(kāi)的「2020 臺(tái)積電全球技術(shù)論壇」中，臺(tái)積電營(yíng)業(yè)組織資深副總經(jīng)理秦永沛正式宣布，臺(tái)積電未來(lái)的2納米制程將會(huì)選擇落腳新竹，而目前興建晶圓廠的土地正在取得當(dāng)中。
責(zé)任編輯:pj