“本文介紹了數模轉換器（DAC）和模數轉換器（ADC）的工作原理 - 從電阻梯形網絡到 Delta-Sigma （Σ-Δ）調制技術。”

原文轉載自 lcamtuf's thing: https://lcamtuf.substack.com/p/dacs-and-adcs-or-there-and-back-again

在之前的一篇文章中，我曾說過微控制器正在“吞噬”整個世界。現在，即使對于閃爍發光二極管等最基本的任務，微控制器也比使用分立元件構建的振蕩電路--或使用曾經無處不在的 555 定時器芯片--更便宜、更簡單。

但是，在這個軟件定義越來越多的世界里，0 和 1 并不總是萬能的。圖像傳感器將光強記錄為一系列模擬值；播放音樂的揚聲器必須將其振膜移動到 “全入” 和 “全出” 以外的位置。最終，幾乎所有的數字電路都需要專門的數模轉換器和模數轉換器來連接物理世界。這些轉換器通常被嵌入到微控制器的芯片中，但它們仍然值得學習。

簡單的數模轉換器（DAC）

將數字信號轉換為模擬信號通常可歸結為獲取一定位長的二進制數，然后將隨后的整數值映射為一定范圍的量化輸出電壓。例如，對于 4 位 DAC，有 16 種可能的輸出電壓，因此它的模型行為可以是：

0000(0) = 0 V
0001(1) = 1/15 Vdd
0010(2) = 2/15 Vdd
0011(3) = 3/15 Vdd
...
1111(15) = Vdd

實現這種轉換的最簡單、實用的方法是基于電阻的二進制加權 DAC：

顯而易見，如果二進制輸入為 0000，模擬輸出為 0 V；反之，如果輸入為 1111，輸出必須為 Vdd。對于介于兩者之間的輸入，我們應該得到一個電阻加權平均值，每個 bit 的影響都是其更重要的前一個 bit 的一半。這直觀上與二進制數的工作原理一致。

我們還可以更嚴格地分析這種行為。讓我們看看輸入值為 0001 時會發生什么。在這種情況下，最上面的三個電阻（1、2 和 3 號位）并聯接地，因此我們可以將它們視為單個電阻：

最下方的電阻用于將最低有效位 (LSB) 連接到 Vdd。實際上，該電路可視為一對串聯電阻，在 Vdd 和地之間形成一個分壓器。該分壓器的輸出為

與此類似，如果輸入為 1110（十進制 14），則 Vout ≈ 14/15 Vdd。這與我們希望看到的結果相符。

這種 DAC 架構的最大問題是，所需的電阻值很快就會變得不切實際。為了避免空閑電流過高，連接最高有效位 (MSB) 的電阻值不能太小；1 kΩ 是一個合理的起點。但是，對于基本的 16 位 DAC 而言，LSB 電阻為 1 kΩ * 215 ≈ 32 MΩ；對于 24 位分辨率，我們需要數十千兆歐。要在集成電路的芯片上制造如此大的精確電阻是很困難的，如果它們需要具有相同的溫度系數，那就更是難上加難了。

R-2R DAC 架構是解決這一問題的巧妙方法：

典型的 R-2R DAC 結構

這個電路沒有前者那么直觀，但工作原理類似。要解讀這一設計，讓我們從最低有效位（LSB）開始：bit 0 位置放置的兩個 2k 電阻。它們為上一級提供的電流相等。可以看作是一個 1kΩ的電阻連接到一個新的合成輸入電壓。這個電壓根據位 bit 0 的值變化，要么是0伏特，要么是電源電壓 Vdd 的一半，即輸入值的50%。

如果我們進行這樣的替換，就會得到下圖左側所示的電路。此外，由于現在的電路在 bit 0 輸入端串聯了兩個 1 kΩ 電阻，因此相當于右側的 2 kΩ 單電阻變體：

讓我們來看看這個新原理圖上的 bit 1。該節點現在有一個 2 kΩ 電阻連接到相應的二進制輸入端，另外還有一個 2 kΩ 電阻器從上一級饋電。無論上面發生了什么，我們都可以用一個連接到另一個合成輸入信號的 1 kΩ 電阻來替代這兩個電阻：

這個過程可以繼續；很明顯，在最后一次迭代后，我們的輸出電壓必然是 bit 3的 50%、bit 2 的 25%、bit 1 的 12.5%、bit 0 的 6.25%。

過采樣 DAC

雖然上述設計簡單實用，但在更高分辨率下，尤其是超過 10-12 位時，線性度也會面臨挑戰。這是因為在16位的DAC中，最低有效位（LSB）的影響應該是最高有效位（MSB）的0.003%。如果MSB電阻偏離預期值0.1%，足以嚴重破壞整個方案。

為了解決這個問題，開發了所謂的過采樣平均DAC。這些設備輸出較低分辨率但交替變化的信號，頻率很高。然后，輸出端的低通濾波器平均這些值，以產生更大范圍的變化較慢的中間電壓。

舉例說明，對一位（one-bit）DAC的輸出進行四次連續采樣并進行平均，相當于在原始輸出的基礎上增加了三個額外中間電壓，即等效增加了兩位分辨率。

average(0,0,0,0) =0
average(0,0,0,1) =0.25
average(0,1,0,1) =0.5
average(0,1,1,1) =0.75
average(1,1,1,1) =1

經典模數轉換器 (ADC)

與數模轉換相比，將模擬電壓轉換為二進制數字是一項相對復雜的工作。例如，要獲得準確且即時的讀數，唯一實際的方法就是為每一個所需的量化電平使用一個電壓比較器（開環運算放大器）：

Flash ADC 構架

這種 “快速”ADC（flash ADC）有時會用于對速度要求極高的專業應用中，但電路的大小會隨著位數的增加而呈指數增長，同時也會增加芯片的功耗、輸入電容等。由于這些原因，它們不適合分辨率高于 4-8 位的應用。

更常見的架構是使用單個比較器與參考電壓相結合，而參考電壓會以某種可預測的方式隨時間發生變化；一個簡單的例子是通過電阻對電容充電。從充電過程開始到比較器觸發所經過的時間可以用來推斷未知的輸入電壓。

實際上，由于電容的充電曲線是非線性的，參考信號通常由積分器電路提供：

一個運放積分器

積分器是一個基本的運算放大器電路，其特點是用一個電容代替了通常的反饋電阻。如果反相輸入端（Vin-）上的電壓高于非反相輸入端（Vin+）上的電壓，輸出端就會立即會變為負值，從而允許電容通過 R 充電。恒流充電意味著在飽和之前，電容器兩端的電壓呈線性上升，輸出電壓不斷下降以匹配。換句話說，如果提供以 Vref 為中心的方波，積分器將輸出近乎完美的三角波，這對 ADC 來說是一個極好的線性參考！

從充電過程開始到觸發比較器之間的時間不僅取決于被測輸入電壓，還取決于三角波的斜率；而斜率又取決于 R 和 C。25% 的占空比意味著，無論 R 和 C 的值如何，比較電壓都位于 Vdd 的 75%。

基于斜率的 ADC 非常精確，噪聲也很低，但速度往往很慢。提高其性能的一種方法是使用一些數字技巧，即所謂的連續逼近寄存器（SAR）。從本質上講，ADC 使用內部 DAC 生成參考電壓，然后實現相當于二分搜索算法的功能。它首先將未知輸入電壓與 Vdd/2 進行比較。如果比較器顯示輸入電壓較高，則 ADC 可以排除整個下半范圍，并在剩余電壓的中點（3/4 Vdd）執行下一次測試。通過連續減半搜索空間，只需幾步就能達到精確值。這樣做的代價是，由于 DAC 線性誤差和一些數字開關噪聲，會損失一些精度。

高級的（“pipelined”）ADC可能會在單個封裝中結合其中的幾種技術.例如，它可能會使用 “部分”快速ADC架構來即時解析幾個比特，然后執行一系列步驟來縮放采樣輸入電壓并解析更多比特。

Delta-sigma ADC（ΔΣ模數轉換器）

到目前為止，一切順利。但 ADC 中最有趣的技巧是高頻插值，即通常所說的 Delta-sigma 調制。這種方法非常有意思。

在其最基本的 Delta-signma ADC 中，1 位 Δ-Σ ADC 通過比較器階段快速輸出一系列的邏輯 “0” 或 “1”。然后，無論 ADC 的初始輸出是什么，都會被用作不尋常的反饋回路的一部分，計算輸出信號與輸入信號之間的差值。在大多數情況下，模擬輸入與兩個可能的數字輸出電壓都不匹配，因此 Δ-Σ ADC 前端的差分放大器會輸出一個較大的瞬間正或負誤差值：

簡化的 1-bit delta-sigma ADC 構架

這些瞬時誤差隨后被送入積分器，將誤差隨時間的變化進行求和。如果所有的正誤差和負誤差相互抵消，積分器會穩定在中點輸出電壓；如果它們沒有抵消，積分器會從中點向遠離的方向變化。

如果積分器測量的平均誤差變為正值（即 ADC 輸出了太多的0），就會促使輸出級的比較器開始產生 “1”。反之，如果凈誤差為負（“1”太多），則輸出級開始產生 “0”。

雖然這種精確測量信號的方法看似相當瘋狂，但比較器產生的 1 位數據流經過數字處理后，可以計算出高頻脈沖的占空比，從而推斷出線性度極佳的模擬輸入值，因為在測量時無需產生任何模擬參考。當然，要達到合理的精度，用于操作 ADC 的時鐘必須比所需的模擬采樣率快得多。

"delta-sigma" 這個術語也用來指代一類過采樣插值DAC，它們采用類似的脈沖調制，如前文所述。不過，它們并不像 ADC 那樣巧妙：大部分脈沖調制發生在數字領域，沒有模擬反饋回路。