国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

詳解影響信號(hào)完整性不好的原因

云創(chuàng)硬見(jiàn) ? 來(lái)源:云創(chuàng)硬見(jiàn) ? 2020-04-30 09:24 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

線(xiàn)電阻的電壓降的影響——地電平(0電平)直流引起的低電平提高

圖中虛線(xiàn)為提高的情況。提高幅度與IC的功耗大小、IC密度、饋電方式、地線(xiàn)電阻(R) 、饋電的地線(xiàn)總電流有關(guān)。 ΔV地= ΔI× ΔR

信號(hào)線(xiàn)電阻的電壓降的影響

a) IC輸出管腳經(jīng)過(guò)印制導(dǎo)線(xiàn)或電纜到另一IC的輸入腳,輸出低電平電流在印制導(dǎo)線(xiàn)或電纜電阻上引起一個(gè)低電平的抬高,其值為ΔVOL=IOL×R 。 見(jiàn)圖中的上面一條虛線(xiàn)。

顯而易見(jiàn),低電平的抬高與印制導(dǎo)線(xiàn)電阻值及輸出低電平電流有關(guān),如下圖所示:

B點(diǎn)的低電平比A點(diǎn)的低電平高

注意:當(dāng)IC輸出腳為低電平時(shí),如果此器件不是驅(qū)動(dòng)器, 而是一般器件,則由于輸出低電平電流太大, 遠(yuǎn)大于器件手冊(cè)給出的值,輸出三極管將退出飽和區(qū),進(jìn)入工作區(qū),

使輸出低電平抬高很多。如下圖中上面一條虛線(xiàn)所示:

決定因素:

端接方式

端接電阻大小

輸出管飽和深度

輸出管β值

b) IC輸出管腳經(jīng)過(guò)印制導(dǎo)線(xiàn)或電纜到另一個(gè)IC的輸入腳,輸出高電平電流在印制導(dǎo)線(xiàn)或電纜電阻上引起一個(gè)高電平的降低,其值為ΔVOH=IOH× R,見(jiàn)下圖中高電平上的下面虛線(xiàn):

IOH由下列因素決定:端接方式、端接電平、端接電阻大小

R由下列因素決定:線(xiàn)寬、線(xiàn)厚、線(xiàn)長(zhǎng)

顯而易見(jiàn),高電平的降低與印制導(dǎo)線(xiàn)或電纜電阻值及輸出高電平電流有關(guān),如下圖所示:

B點(diǎn)的高電平比A點(diǎn)的高電平要低

注意: IC輸出腳為高電平時(shí), 如果此器件不是驅(qū)動(dòng)器,而是一般器件, 則由于輸出高電平電流太大,遠(yuǎn)大于器件手冊(cè)給出的值時(shí),輸出管也會(huì)退出飽和區(qū),進(jìn)入工作區(qū),使輸出高電平降低很多。如下圖中下面一條虛線(xiàn)所示:

電源線(xiàn)電阻的電壓降的影響

IC的電源電壓(如+3.3V),如果系統(tǒng)中存在差值,當(dāng)小于+3.3V時(shí), 輸出高電平將產(chǎn)生一個(gè)下降值, 如上圖中高電平上的虛線(xiàn)所示:

由于系統(tǒng)電源有集中電源和分散的電源模塊之分,此差值不同,由于IC功耗的大小、IC密度、饋電方式、電源線(xiàn)的饋電電阻值以及電源電流值,引起一個(gè) ΔVCC (ΔVCC =ΔI×ΔR)

以上原因,使TTL信號(hào)波形變得離理想波形很遠(yuǎn)了。 低電平大為提高了,高電平也大為降低了。 對(duì)這些值若不嚴(yán)加控制, 對(duì)系統(tǒng)工作的穩(wěn)定可靠工作是不利的。此外,結(jié)溫差,即不同功耗的器件的P-N結(jié)的溫度不同,還會(huì)影響高低電平及門(mén)檻電平的變化也會(huì)影響系統(tǒng)工作。

除上面所說(shuō)的直流成分之外,更為重要的是系統(tǒng)是以極高頻率在工作,也就是說(shuō), 系統(tǒng)內(nèi)的器件、導(dǎo)線(xiàn)有各種頻率的, 各種轉(zhuǎn)換速率的信號(hào)在動(dòng)作、傳遞。 首先是相互之間的信號(hào)電磁藕合 (串?dāng)_) 和信號(hào)在不同特性阻抗傳輸路徑上的反射, 以及電源, 地電平由于IC高頻轉(zhuǎn)換引起電流尖峰電平,使TTL信號(hào)波形變得更壞。

轉(zhuǎn)換噪聲

由于系統(tǒng)工作時(shí), 器件以高頻轉(zhuǎn)換, 造成供電系統(tǒng)上有高頻率變化的電流尖峰,而供電的電源線(xiàn)路和地線(xiàn)路都可看成是很小的電阻、電感、電容元件。電流尖峰值太大, 在它們上面會(huì)產(chǎn)生較大的交流尖峰電壓,其電源上的尖峰電壓基本上會(huì)串?dāng)_到高電平上,而地電平上的尖峰電壓會(huì)串?dāng)_到低電平上,如下圖所示:IC內(nèi)部同樣存在這種尖峰電壓。

串?dāng)_噪聲

由于系統(tǒng)組裝越來(lái)越密, 印制導(dǎo)線(xiàn)之間的距離越來(lái)越近,鄰近導(dǎo)線(xiàn)上有高速轉(zhuǎn)換的電平信號(hào)。 如正跳變信號(hào)跳變的時(shí)間tr和負(fù)跳變的時(shí)間tf都很小,使得導(dǎo)線(xiàn)上已有信號(hào)上疊加一個(gè)較大的電磁藕合信號(hào)(串?dāng)_信號(hào))。如下圖中較大的尖峰信號(hào)。這些信號(hào)還包括插頭座上的信號(hào)針之間的串?dāng)_信號(hào)以及電纜中信號(hào)之間的串?dāng)_。

決定因素:tr與tf值、線(xiàn)寬、線(xiàn)間距、(基材)介質(zhì)的厚度、介質(zhì)的介電常數(shù)、平行線(xiàn)長(zhǎng)、重疊線(xiàn)長(zhǎng)、插頭座信號(hào)針地針比、電纜信號(hào)線(xiàn)地線(xiàn)比。

反射噪聲

如果IC之間的互連線(xiàn)比較長(zhǎng) (復(fù)雜系統(tǒng)往往是這樣) ,線(xiàn)的特性阻抗又不均勻,或者終端沒(méi)有匹配,會(huì)引起反射,如果始端也不匹配, 則會(huì)來(lái)回 反射而造成振鈴。 如下圖所示:

決定因素:特性阻抗、匹配方式、失配大小

終端反射系數(shù)、始端反射系數(shù)、線(xiàn)長(zhǎng)

邊沿畸變

如果信號(hào)頻率升高到一定程度,也就是器件工作頻率達(dá)到一定的高度極限,而且印制導(dǎo)線(xiàn)又較長(zhǎng)或者負(fù)載電容較大時(shí), tr ≥tw上升時(shí)間等于或大于脈沖寬度,信號(hào)畸變到?jīng)]有高低電平平頂或者遠(yuǎn)離平頂。如下圖所示(實(shí)線(xiàn)):

舉例“仿真示波器實(shí)測(cè)”均可驗(yàn)證。

決定因素:線(xiàn)寬、線(xiàn)長(zhǎng)、基材介質(zhì)厚度、介質(zhì)介電常數(shù)、負(fù)載數(shù)、工作頻率(脈寬)、tr數(shù)字信號(hào)的變化。討論了上面七條,可見(jiàn)其畸變不容忽視。如果任其自流,不嚴(yán)加限制,造出來(lái)的系統(tǒng)不可能穩(wěn)定、可靠的工作。

lw

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 示波器
    +關(guān)注

    關(guān)注

    113

    文章

    7075

    瀏覽量

    196048
  • IC
    IC
    +關(guān)注

    關(guān)注

    36

    文章

    6410

    瀏覽量

    185618
  • 信號(hào)完整性
    +關(guān)注

    關(guān)注

    68

    文章

    1486

    瀏覽量

    98096
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    IDT信號(hào)完整性產(chǎn)品:解決高速信號(hào)傳輸難題

    IDT信號(hào)完整性產(chǎn)品:解決高速信號(hào)傳輸難題 在當(dāng)今的電子設(shè)備中,隨著計(jì)算、存儲(chǔ)和通信應(yīng)用中信號(hào)速度的不斷提高,系統(tǒng)設(shè)計(jì)師面臨著越來(lái)越大的信號(hào)
    的頭像 發(fā)表于 03-04 17:10 ?410次閱讀

    SI合集002|信號(hào)完整性測(cè)量應(yīng)用簡(jiǎn)介,快速掌握關(guān)鍵點(diǎn)

    一、信號(hào)完整性定義信號(hào)完整性(SignalIntegrity,簡(jiǎn)稱(chēng)SI)是衡量信號(hào)從驅(qū)動(dòng)端經(jīng)傳輸線(xiàn)抵達(dá)接收端后,波形
    的頭像 發(fā)表于 01-26 10:58 ?193次閱讀
    SI合集002|<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>測(cè)量應(yīng)用簡(jiǎn)介,快速掌握關(guān)鍵點(diǎn)

    使用MATLAB和Simulink進(jìn)行信號(hào)完整性分析

    信號(hào)完整性是保持高速數(shù)字信號(hào)的質(zhì)量的過(guò)程。信號(hào)完整性是衡量電信號(hào)從源傳輸?shù)侥繕?biāo)位置時(shí)的質(zhì)量的關(guān)鍵
    的頭像 發(fā)表于 01-23 13:57 ?7219次閱讀
    使用MATLAB和Simulink進(jìn)行<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>分析

    Cadence工具如何解決芯粒設(shè)計(jì)中的信號(hào)完整性挑戰(zhàn)

    在芯粒設(shè)計(jì)中,維持良好的信號(hào)完整性是最關(guān)鍵的考量因素之一。隨著芯片制造商不斷突破性能與微型化的極限,確保組件間信號(hào)的純凈與可靠面臨著前所
    的頭像 發(fā)表于 12-26 09:51 ?328次閱讀
    Cadence工具如何解決芯粒設(shè)計(jì)中的<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>挑戰(zhàn)

    技術(shù)資訊 I 信號(hào)完整性與阻抗匹配的關(guān)系

    絡(luò)參數(shù)。信號(hào)完整性與阻抗匹配之間存在什么關(guān)系?信號(hào)完整性與阻抗匹配密不可分,精確的阻抗匹配對(duì)于確保功率順利傳輸至PCB互連中的負(fù)載器件至關(guān)重要。信號(hào)
    的頭像 發(fā)表于 09-05 15:19 ?5189次閱讀
    技術(shù)資訊 I <b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>與阻抗匹配的關(guān)系

    串?dāng)_如何影響信號(hào)完整性和EMI

    歡迎來(lái)到 “掌握 PCB 設(shè)計(jì)中的 EMI 控制” 系列的第六篇文章。本文將探討串?dāng)_如何影響信號(hào)完整性和 EMI,并討論在設(shè)計(jì)中解決這一問(wèn)題的具體措施。
    的頭像 發(fā)表于 08-25 11:06 ?9917次閱讀
    串?dāng)_如何影響<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>和EMI

    什么是信號(hào)完整性

    電子發(fā)燒友網(wǎng)站提供《什么是信號(hào)完整性?.pdf》資料免費(fèi)下載
    發(fā)表于 07-09 15:10 ?1次下載

    羅德與施瓦茨示波器RTO2014破解信號(hào)完整性難題的全面指南

    信號(hào)完整性在現(xiàn)代高速數(shù)字系統(tǒng)和通信領(lǐng)域中至關(guān)重要。隨著數(shù)據(jù)傳輸速率的不斷提升,信號(hào)在傳輸過(guò)程中面臨的挑戰(zhàn)也愈加嚴(yán)峻,如信號(hào)衰減、反射、串?dāng)_和電磁干擾等。羅德與施瓦茨示波器RTO2014
    的頭像 發(fā)表于 07-08 17:37 ?540次閱讀
    羅德與施瓦茨示波器RTO2014破解<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>難題的全面指南

    了解信號(hào)完整性的基本原理

    作者:Cece Chen 投稿人:DigiKey 北美編輯 隨著支持人工智能 (AI) 的高性能數(shù)據(jù)中心的興起,信號(hào)完整性 (SI) 變得至關(guān)重要,這樣才能以更高的速度傳輸海量數(shù)據(jù)。為確保信號(hào)
    的頭像 發(fā)表于 05-25 11:54 ?1357次閱讀
    了解<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>的基本原理

    Samtec虎家大咖說(shuō) | 淺談信號(hào)完整性以及電源完整性

    前言 在這一期的Samtec虎家大咖說(shuō)節(jié)目中,Samtec信號(hào)完整性(SI)和電源完整性(PI)專(zhuān)家Scott McMorrow、Rich Mellitz和Istvan Novak回答了觀眾的提問(wèn)
    發(fā)表于 05-14 14:52 ?1196次閱讀
    Samtec虎家大咖說(shuō) | 淺談<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>以及電源<b class='flag-5'>完整性</b>

    受控阻抗布線(xiàn)技術(shù)確保信號(hào)完整性

    核心要點(diǎn)受控阻抗布線(xiàn)通過(guò)匹配走線(xiàn)阻抗來(lái)防止信號(hào)失真,從而保持信號(hào)完整性。高速PCB設(shè)計(jì)中,元件與走線(xiàn)的阻抗匹配至關(guān)重要。PCB材料的選擇(如低損耗層壓板)對(duì)減少信號(hào)衰減起關(guān)鍵作用。受控
    的頭像 發(fā)表于 04-25 20:16 ?1329次閱讀
    受控阻抗布線(xiàn)技術(shù)確保<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>

    信號(hào)完整性測(cè)試基礎(chǔ)知識(shí)

    在當(dāng)今快速發(fā)展的數(shù)字時(shí)代,高速傳輸已成為電子設(shè)備的基本要求。隨著數(shù)據(jù)傳輸速率的不斷提升,信號(hào)完整性(Signal Integrity,簡(jiǎn)稱(chēng)SI)問(wèn)題變得越來(lái)越重要。信號(hào)完整性是高速互連
    的頭像 發(fā)表于 04-24 16:42 ?4166次閱讀
    <b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>測(cè)試基礎(chǔ)知識(shí)

    電源完整性分析及其應(yīng)用

    引言 電源完整性這一概念是以信號(hào)完整性為基礎(chǔ)的,兩者的出現(xiàn)都源自電路開(kāi)關(guān)速度的提高。當(dāng)高速信號(hào)的翻轉(zhuǎn)時(shí)間和系統(tǒng)的時(shí)鐘周期可以相比時(shí),具有分布參數(shù)的
    發(fā)表于 04-23 15:39

    技術(shù)資訊 | 信號(hào)完整性測(cè)試基礎(chǔ)知識(shí)

    本文重點(diǎn)信號(hào)完整性測(cè)試需要從測(cè)試電路板和原型獲取實(shí)驗(yàn)數(shù)據(jù)并加以分析。在理想的工作流程中,還會(huì)仿真信號(hào)完整性指標(biāo),并將其與實(shí)際測(cè)量值進(jìn)行比較。信號(hào)
    的頭像 發(fā)表于 04-11 17:21 ?2321次閱讀
    技術(shù)資訊 | <b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>測(cè)試基礎(chǔ)知識(shí)

    普源示波器在信號(hào)完整性分析中的應(yīng)用研究

    信號(hào)完整性(Signal Integrity, SI)是電子工程領(lǐng)域中一個(gè)至關(guān)重要的概念,它指的是信號(hào)在傳輸過(guò)程中保持其原始特征的能力。在高速數(shù)字電路和通信系統(tǒng)中,信號(hào)
    的頭像 發(fā)表于 03-19 14:20 ?863次閱讀
    普源示波器在<b class='flag-5'>信號(hào)</b><b class='flag-5'>完整性</b>分析中的應(yīng)用研究