本文重點(diǎn)

信號(hào)完整性測(cè)試需要從測(cè)試電路板和原型獲取實(shí)驗(yàn)數(shù)據(jù)并加以分析。

在理想的工作流程中，還會(huì)仿真信號(hào)完整性指標(biāo)，并將其與實(shí)際測(cè)量值進(jìn)行比較。

信號(hào)完整性測(cè)試只能檢查特定的結(jié)構(gòu)，通常需要在測(cè)試前設(shè)計(jì)和仿真測(cè)試電路板。

為確保可靠性并符合行業(yè)標(biāo)準(zhǔn)，高速 PCB 和高頻 PCB 必須經(jīng)過一系列測(cè)試。其中許多測(cè)試都是由層壓板供應(yīng)商或 PCB 制造商執(zhí)行，這有助于確保符合安全和環(huán)境法規(guī)以及基本電氣要求。另外還需要考慮 EMC 測(cè)試，對(duì)于準(zhǔn)備大批量生產(chǎn)并投放到市場(chǎng)的設(shè)計(jì)而言更是如此。

在保障性能方面，設(shè)計(jì)團(tuán)隊(duì)負(fù)責(zé)的一個(gè)領(lǐng)域是信號(hào)完整性。當(dāng)設(shè)計(jì)人員制作具有高速通道的原型時(shí)，可能需要執(zhí)行基本的信號(hào)完整性測(cè)試程序，以確保產(chǎn)品能夠按預(yù)期運(yùn)行。成功完成測(cè)試需要使用正確的儀器，還要將數(shù)據(jù)與仿真結(jié)果進(jìn)行比較，以全面評(píng)估產(chǎn)品性能。

信號(hào)完整性測(cè)試中需要檢查哪些內(nèi)容

在信號(hào)完整性測(cè)試中，我們檢查的一些基本事項(xiàng)對(duì)于系統(tǒng)的性能而言至關(guān)重要，并且涉及到直接檢查電路板中的信號(hào)行為：

傳輸線和電路阻抗，這通常必須在具有已知 S 參數(shù)的附加裝置的測(cè)試電路板上完成。

信道損耗、抖動(dòng)和失真，可以使用原型或測(cè)試電路板中的測(cè)試夾具直接進(jìn)行信號(hào)測(cè)量。

來自高速通道的 EMI，這可能表明電路中存在其他問題，或者高速通道中的阻抗匹配存在問題。

信道之間的串?dāng)_，只有在具有多條并行線路的測(cè)試電路板上才能有效測(cè)量。

信號(hào)完整性測(cè)試并不是始終依賴于直接測(cè)量信號(hào)。在某些情況下，尤其是在組裝的原型中，我們無法直接執(zhí)行測(cè)量并獲得準(zhǔn)確的信號(hào)測(cè)量值。相反，我們可能必須使用原型電路板來測(cè)量其他方面，或者設(shè)計(jì)一個(gè)包含可用于特定測(cè)量的夾具的測(cè)試電路板。

重要測(cè)試設(shè)備

以下展示的是市場(chǎng)上一些最常見的信號(hào)完整性測(cè)試設(shè)備。

矢量網(wǎng)絡(luò)分析儀

?它用于網(wǎng)絡(luò)參數(shù)測(cè)量，尤其適用于極高頻率的 S 參數(shù)。在信號(hào)完整性測(cè)試中，它通常使用 DUT 或擬議信道設(shè)計(jì)進(jìn)行 2 端口或 N 端口 S 參數(shù)測(cè)量，目的是提取信道中傳輸線部分/DUT 的 S 參數(shù)。然后可以在簽核之前將傳輸線或 DUT 的 S 參數(shù)與仿真結(jié)果或信號(hào)標(biāo)準(zhǔn)進(jìn)行比較。

矢量網(wǎng)絡(luò)分析儀

示波器

這是將信號(hào)測(cè)量值重建到時(shí)間域的主要工具，允許直接測(cè)量振鈴、碼間干擾（ISI）、抖動(dòng)和差分偏差等。一些示波器可以配置為高速信道的誤碼率測(cè)試儀。

使用示波器進(jìn)行眼圖中的誤碼率測(cè)試

時(shí)域反射計(jì)

該工具用于檢測(cè)光纖電纜中的斷裂、裂縫或低質(zhì)量保險(xiǎn)絲，也可用于測(cè)量傳輸線或波導(dǎo)的阻抗和衰減。在這種測(cè)量中，會(huì)將脈沖發(fā)送到測(cè)試線路的輸入端，并且可以測(cè)量沿線路產(chǎn)生的任何反射，之后在時(shí)域中的圖表中顯示。通過將反射脈沖中的峰值信號(hào)功率與輸入進(jìn)行比較，還可以測(cè)量輸入和反射之間的衰減。

時(shí)域反射計(jì)

近場(chǎng)探針

這個(gè)簡(jiǎn)單的設(shè)備用于測(cè)量電路或一組器件發(fā)出的近場(chǎng) EMI。該設(shè)備非常適合追蹤可能因信號(hào)完整性或電源完整性問題而產(chǎn)生的 EMI 問題。此類示例包括布線期間接地不良（例如，在換層的時(shí)候），這會(huì)產(chǎn)生輻射 EMI 或激發(fā)高頻腔體模式的電源總線噪聲。這些探針通常應(yīng)具有較高的衰減比（10:1），這樣就可以用示波器或頻譜分析儀正確解析輻射信號(hào)。

用于測(cè)量輻射 EMI 的近場(chǎng)探針

在信號(hào)完整性測(cè)試之前運(yùn)行仿真

在從測(cè)試電路板或原型收集測(cè)量結(jié)果之前，應(yīng)該使用仿真來提取重要的電氣參數(shù)和性能數(shù)據(jù)。這有助于在收集測(cè)量結(jié)果之前為設(shè)計(jì)生成基準(zhǔn)，并在制作原型之前發(fā)現(xiàn)簡(jiǎn)單的設(shè)計(jì)問題。以下總結(jié)了設(shè)計(jì)中需要仿真的一些要點(diǎn)以及相應(yīng)的測(cè)量。

關(guān)于要仿真的點(diǎn)，具體列表取決于特定的設(shè)計(jì)和性能標(biāo)準(zhǔn)。無論需要仿真哪些內(nèi)容，我們都可以使用正確的設(shè)計(jì)工具來對(duì)預(yù)期的物理布局和測(cè)試電路板進(jìn)行仿真。這些仿真需要使用集成的 2D 和 3D 電磁場(chǎng)求解器，因?yàn)樗鼈兪窃?PCB layout 中執(zhí)行的，而不是在 SPICE 仿真的電路原理圖中執(zhí)行的。當(dāng)我們可以將物理布局與 3D 場(chǎng)求解器快速連接時(shí)，就得到了一個(gè)有助于加快設(shè)計(jì)、測(cè)試和仿真的解決方案。

新一代 Sigrity X 可以與 Clarity 3D Solver 配合工作，并與 Cadence Allegro X PCB Designer 和 Allegro X Advanced Package Designer 工具緊密集成。這一全新特性可以幫助 PCB 和 IC 封裝設(shè)計(jì)師將端到端、multi-fabric 和多電路板系統(tǒng)（從發(fā)射端到接收端或從電源到耗電端）相結(jié)合，確保 SI/PI 成功簽核。

Sigrity X 也將提供全新的用戶體驗(yàn)，支持不同分析工作流程間的無縫過渡，進(jìn)一步縮短復(fù)雜系統(tǒng)級(jí) SI/PI 分析的設(shè)置時(shí)間。