2022年，集成電路半導(dǎo)體行業(yè)最熱的頭條是“EDA被全面封鎖”。如何突破EDA封鎖，成為行業(yè)發(fā)展的關(guān)鍵詞，也是群體焦慮。在全球市場(chǎng)，有人比喻EDA是“芯片之母”，如果沒(méi)有了芯片，工業(yè)發(fā)展和社會(huì)進(jìn)步將處處受制，EDA的重要性也上升到了戰(zhàn)略性高度。盡管國(guó)際封鎖形勢(shì)嚴(yán)峻，但睿智的中國(guó)科技人擅于把危機(jī)化為機(jī)會(huì)，從《加快自動(dòng)研發(fā)應(yīng)用，讓工業(yè)軟件不再卡脖子》，到《破解科技卡脖子要打好三張牌》，即一要打好“基礎(chǔ)牌”，提升基礎(chǔ)創(chuàng)新能力；二要打好“應(yīng)用牌”，加強(qiáng)對(duì)高精尖國(guó)貨的應(yīng)用；三是要打好“人才牌”，讓人才留得住、用得上、有發(fā)展……，各種政策、舉措和實(shí)際行動(dòng)，處處彰顯了我們中國(guó)科技的發(fā)展韌性。

上次我們回顧了器件在“亞閾值”的行為。關(guān)于閾值電壓本身，有一個(gè)非常重要的行為叫做 Vt roll-off。

圖：Vt roll-off 示意圖。引自S.Sze Semiconductor Devices Physics and Technology

Vt roll-off核心是（同一個(gè)工藝節(jié)點(diǎn)下面）閾值電壓與柵長(zhǎng)之間的關(guān)系。當(dāng)溝道長(zhǎng)度比較長(zhǎng)的時(shí)候，Vt值是比較穩(wěn)定的。隨著溝道長(zhǎng)度的減小，閾值電壓會(huì)下降（對(duì)于PMOS而言是絕對(duì)值的下降）。結(jié)合上周我們討論的，由于Swing的限制，當(dāng)閾值電壓不夠高時(shí)。Ion與Ioff比將會(huì)變得不可接受。 ? ?至于要探究為何閾值電壓會(huì)隨著溝道長(zhǎng)度的變化而變化，這就需要請(qǐng)出我們第一篇介紹的能帶結(jié)構(gòu)。 ? ?如下圖所示，這是一個(gè)長(zhǎng)溝道器件的導(dǎo)帶底示意圖。左端是源極，右端是漏極，中間是溝道。 ?

長(zhǎng)溝道器件柵壓為零時(shí)導(dǎo)帶示意

盡管漏極的位置更低，但由于溝道勢(shì)壘的存在，在源極的電子沒(méi)有辦法自然流到漏極中去。而被攔在溝道之外。 ? ?而當(dāng)柵極施加的電壓達(dá)到閾值電壓時(shí)，溝道與源極之間的勢(shì)壘大大降低了，這使得相當(dāng)一部分在源極的電子可以躍上這個(gè)勢(shì)壘，并且順勢(shì)流到溝道處。這便是我們看到的MOS管開(kāi)始導(dǎo)通。 ?

長(zhǎng)溝道器件柵壓在Vt時(shí)導(dǎo)帶示意

事實(shí)上，漏極處電勢(shì)的“斜坡”會(huì)影響到溝道區(qū)。當(dāng)溝道比較長(zhǎng)的時(shí)候，有足夠的緩沖區(qū)來(lái)容納這個(gè)“斜坡”，最終過(guò)度到自然的能帶位置 。而當(dāng)溝道比較短時(shí)，還不足以釋放漏極的效應(yīng)，便又遇到了源極。這樣帶來(lái)的結(jié)果便是，短溝道器件的溝道勢(shì)壘要比長(zhǎng)溝道的低。 ?

短溝道器件導(dǎo)帶示意 ? ?自然而然地，在柵極上施加一個(gè)小得多的電壓，便足以讓電子流到漏極。表現(xiàn)在roll-off曲線上，就是從某個(gè)臨界點(diǎn)開(kāi)始，溝道越短，Vt越低。 ? ?從物理的角度來(lái)看，Vt?Roll-off是不可避免的，因?yàn)檫@是MOS結(jié)構(gòu)本身的特征，但是從器件特性的角度，必須要認(rèn)識(shí)，控制Vt?Roll-off以保證器件可以達(dá)到設(shè)計(jì)的性能。

出于這個(gè)目的，我們可以進(jìn)一步地分解器件結(jié)構(gòu)。

圖：MOS器件Vt影響示意圖。引自 Chenming Hu Modern Semiconductor Device for Integrated Circuits

在上圖當(dāng)中，核心參數(shù)是兩個(gè)電壓：漏極電壓Vds，柵極電壓Vgs。和兩個(gè)電容：柵介質(zhì)電容Coxe，溝道與漏極等效綜合電容Cd。

可以明顯看出在這個(gè)電容串聯(lián)結(jié)構(gòu)當(dāng)中，溝道處的電勢(shì)是由兩個(gè)電壓兩個(gè)電容共同決定的。當(dāng)溝道很長(zhǎng)時(shí)，Cd很小，Vds對(duì)于溝道電勢(shì)的影響很小。而隨著溝道尺寸減小，漏極越來(lái)越近。Cd越來(lái)越大，Vds則會(huì)明顯干涉到溝道處的電勢(shì)。即更小的Vgs也足以打開(kāi)溝道的反型層開(kāi)關(guān)，即閾值電壓減小。 ? ?經(jīng)過(guò)一系列近似和推導(dǎo)，我們可以得到以下關(guān)系： ?

當(dāng)L遠(yuǎn)遠(yuǎn)大于Id時(shí)，減號(hào)后面的一項(xiàng)趨于零。即是歲月靜好的長(zhǎng)溝道模型。閾值電壓表示靜靜地躺平。當(dāng)L與Id可以比擬時(shí)，閾值電壓開(kāi)始“卷”了起來(lái)。而當(dāng)L比Id還要小時(shí)，閾值電壓失控，整個(gè)晶體管無(wú)法關(guān)斷，失去功能。 ? ?從器件設(shè)計(jì)的角度，我們必須要保證L大于幾倍的Id，才能得到可以使用的晶體管。而對(duì)Id進(jìn)行分解，它與柵介質(zhì)厚度，耗盡層寬度和結(jié)深正相關(guān)。因此當(dāng)設(shè)計(jì)更高密度的器件時(shí)，我們不僅要把橫向的溝道長(zhǎng)度縮短，在縱向上，還需要更小的柵介質(zhì)層和更淺的結(jié)深。

編輯：黃飛

?