集成電路 (IC) 設計流程（特別是較舊的節點）曾經認為所繪即是交付物（設計到掩膜再到硅片）。而且在過去，只需電子設計自動化 (EDA) 行業提供些許幫助，晶圓代工廠就已經能夠兌現這一假設。設計公司使用設計規則檢查 (DRC) 和版圖與電路圖對比 (LVS)驗證來確保物理版圖正確實現預期電路，并符合晶圓代工廠對工藝節點的物理制造要求。然而，即使版圖符合所有設計規則，制造過程中仍有可能出現性能和良率問題，這主要歸因于各種工藝期間輕微且不可避免的工藝變化。為了緩解這些制造工藝對最終硅片的影響，大多數設計公司都會應用一組額外的可制造性設計 (DFM) 檢查，幫助預測給定設計如何針對制造工藝做出應對。例如，工程師使用光刻友好設計(LFD) 仿真來發現版圖中任何可能在光刻工藝期間導致分辨率問題的區域。然后，他們可以采用光學鄰近效應修正 (OPC) 之類的技術在制造前修改版圖，以確保印刷 IC 能夠準確表示預期版圖。

當然，嘗試手動進行上述所有驗證是不可能的。確保電子 IC (EIC) 市場取得成功的一項主要開發成果是，出現了一個穩定可靠的自動化驗證平臺。在EDA 工具中實施的驗證策略有助于保證 IC 的可制造性以及整個行業的 IC 設計標準化和優化，這也造就了電子 IC 市場如今蓬勃發展的態勢。EDA 工具和技術與晶圓代工廠工藝設計套件 (PDK) 相結合，體現了給定工藝節點的制造規則和要求，是 “無晶圓廠”設計公司起源的核心組成部分。獨立晶圓代工廠的出現則是促使 EDA 行業崛起的根本因素；EDA 反過來促成了 CMOS 市場的快速發展，并成為該市場取得成功的關鍵因素。在此過程中，設計工具也在不斷發展，通過不同的抽象級別加速這一過程，同時協助確保正確的設計和版圖實現。布局布線 (P&R)等設計工具和方法以及各種設計組件（例如用于定制設計的 pcell），現在被廣泛用于推動設計流程不斷提升實現效率和成功率。

硅光子作為一種新興技術，有望克服通信和數據傳輸領域目前在速度、功耗和精度方面存在的一些限制。要兌現這一承諾并使光子 IC (PIC) 成為現有 EIC 技術的有力競爭者，唯有嘗試通過復用 CMOS 平臺，尤其是驗證 EDA 工具集，嘗試復制 EIC 領域的成功經驗。然而，光子器件的性質造成了一些限制，導致無法直接使用過去用于 EIC 的相同 EDA 工具集。這些限制正在促使 EDA 公司開發創新的變通方案，使設計公司能夠以新的方式使用其現有工具的功能來成功驗證PIC，而不是花費時間、精力和金錢來創建一套全新的獨立工具集。

雖然對 EIC 行業而言，PDK 及使用 PDK 的自動化設計和驗證流程已經非常完善，但在 PIC 行業，它們仍處于開發階段。晶圓代工廠、EDA 供應商和設計公司都在共同努力，為硅光子設計創建成功的自動化設計和驗證環境。

▲電子 IC 版圖與光子 IC 版圖對比驗證