設計前準備

1、準確無誤的原理圖。

包括完整的原理圖文件和網表，帶有元件編碼的正式的BOM。原理圖中所有器件的PCB封裝（對于封裝庫中沒有的元件，硬件工程師應提供datasheet或者實物，并指定引腳的定義順序）。

2、提供PCB大致布局圖或重要單元、核心電路擺放位置、安裝孔位置、需要限制定位的元件、禁布區等相關信息。

設計要求：設計者必須詳細閱讀原理圖，與項目工程師充分交流，了解電路架構，理解電路工作原理，對于關鍵信號的布局布線要求清楚明了。

設計流程

1、PCB文檔規范

文件命名規則：采用編號方法控制PCB文件的版本。文件名的構成為：項目代號-板名-版本號-日期。

說明：

項目代號：對于不同項目工程采用內部編號表示，如安維–AW，數倫–SL等。

板名：用英文作簡單的說明。例如底板–mainboard，面板–panel等。

版本號統一采用兩位，即V10、V11、V30…。如果有原理圖的變化，版本升級改變第一位數字，如V10-V20；如果只是布局布線的變化，版本升級改變第二位數字，即V10-V11以此類推。

日期：包含年月日，格式為20100108。

整個編碼中只能包含數字和字母，以中劃線連接。

例子：

以安維底板為例，文件名為：AW-mainboard-v10-20100108

2、確定元件的封裝

打開網表，將所有封裝瀏覽一遍，確保所有元件的封裝都準確無誤，特別是封裝的尺寸、引腳順序、孔徑大小和孔的類型與電氣屬性（第25層）必須和datasheet上的規格一致，而焊盤引腳要考慮比datasheet給定尺寸要大一點。

對于元件的封裝庫和BOM應該由專人管理維護，保證版本統一。

3、建立PCB板框

根據客戶需求確定板框的大小和接口的位置，以及安裝孔、禁布區、鋪銅區等相關信息。

4、載入網表

載入網表到PCB，檢查導入報告，確保所有元器件的封裝都正確無誤。

5、疊層設置

疊層設置需要考慮的因素：

1. 穩定、低噪聲、低交流阻抗的PDS（電源分配系統）。

2. 傳輸線結構要求，微帶線或是帶狀線，是否有涂覆層等。

3. 傳輸線的特性阻抗要求。

4. 串擾噪聲抑制。

5. 空間電磁干擾的吸收和屏蔽。

6. 結構對稱，防止變形。

布線密度決定了信號層的數目。布線密度最大的地方通常在CPU周圍，CPU的引腳數目決定了需要采用的信號層數目。

疊層的銅厚和介質層厚度是由阻抗控制決定的，因此需要利用仿真軟件（如hyperlynx或SI9000）計算50 OHM單端阻抗和100 OHM差分阻抗的疊層參數，確定疊層設計。

電源和地層的設計：盡量設計讓電源和地層相鄰，并且電源和地層之間的介質厚度越薄越好，這樣可以提供一個很好的分布去耦電容，能在很大程度上改善系統的信號完整性和EMC，形成一個穩定、低噪和低交流阻抗的PDS。地平面應設置在與安裝元件的PCB表面直接相鄰的層上，地平面越靠近PCB主元件面（通常是表層），互連電感就降的越低。

疊層設計時還需要考慮到板層的翹曲度，即疊層盡量設計成上下對稱形式。

在高速數字設計的一般規則是：

1. 電源層數+地層數=信號層數

2. 電源和地盡可能采用成對設計，并且至少有一對是“背靠背”設計。

3. 走線盡量采用帶狀線結構，有更好的EMC屏蔽，而關鍵信號傳輸應采用對稱帶狀線結構（具體電磁場分布可采用2D場求解器查看，hyperlynx也有此功能）。