今年國際消費類電子產品展覽會(CES)上展出的眾多令人難以置信的電子產品再度讓我驚嘆。產品涵蓋各種最新一代設備，從超薄筆記本電腦到功能強大的平板電腦、神奇的二合一移動電腦，再到發展飛速的智能手機等不一而足。無處不在的“物聯網”(IoT)受到越來越廣泛的關注。簡單來說，它不是一臺電腦，而是通過互聯網進行通信的任何設備。在眾多IoT產品中，各種穿戴式設備（包括智能手表和健康與健身追蹤器)作為移動設備的后起之秀脫穎而出。

不過，智能手機仍以較大的利潤優勢占據了移動市場的最大份額，無疑成為推動整個移動市場發展的領頭羊。這類產品的核心部件是一個應用程序處理器單元(APU)，典型示例就是片上系統(SoC)設計。

應用處理器

十多年前，Texas Instruments(TI)在其OMAP（開放式多媒體應用平臺）設備的產品線上首次使用了APU這一術語。當時，TI正在為未來的集成方向與Intel一較高下：即芯片級別上的集成還是封裝級別（也稱作系統級封裝或SiP）上的集成。Intel聲稱，芯片級制造更適合通過在封裝組合階段堆疊單個集成電路芯片來集成不同的功能，包括存儲器、數字處理和模擬電路。

遺憾的是，在相繼推出五代OMAP設備后，TI因市場競爭過于激烈而在2012年決定終止開發OMAP系列產品。這是 TI認可現實的表現。只要想想現如今所有大型半導體公司都在設計屬于自己風格的AP就不言而喻了。表1列出了這一領域的主要競爭對手。

表I：提供專有APU的主要公司

典型的APU可將多個ARM內核、多個圖形處理單元(GPU)、較大片上緩存存儲器、用于與片外DRAM進行通信的內存控制器、音頻和視頻解碼器（和編碼器）以及USB主控制器集成到單一芯片上。此外，它還具有眾多其他數字和模擬電路的功能。

圖1 代表新式APU的方框圖。

圖1：Texas Instruments的OMAP5方框圖[來源：ICFPT 2014主題演講，“MegaLUT時代的邏輯仿真：摩爾定律完勝蘭特法則”，Mike Butts]

APU案例分析

一家大型移動半導體公司設計出一款可支持創建各種設計尺寸（從百萬門到億萬門）的模塊式應用處理器。
通常情況下，該公司可為其客戶群提供AP和相關系統軟件，以作為開發工具包的一部分用于設計新一代移動產品。這些工具包可以幫助客戶提早訪問工作芯片和軟件，加快其開發 片上系統（SoC）和嵌入式應用程序軟件的速度，并助其在芯片制造出來之前就能推出新產品，從而在競爭中占得先機。

為應對異常激烈的市場競爭，該公司不得不采用新方法來縮短產品開發周期。而最重要的決策就是使硬件和軟件開發流程齊頭并進。具體來說，需要為系統軟件開發團隊提前提供新一代處理器的原型，以幫助其在制造實際芯片之前開始開發 操作系統(OS)增強功能和驅動程序。為實現這一目標，公司選擇了硬件仿真解決方案。
和大多數復雜集成電路(IC)的開發人員一樣，工程師們采用寄存器傳輸級(RTL)仿真來驗證組成最終AP設計的知識產權(IP)模塊。然而，在全芯片級仿真上執行集成級測試的效率不高。當設計超過1億邏輯門時，芯片級仿真的性能達不到每秒一個周期，這對于啟動O/S或運行實際應用軟件是遠遠不夠的。因此，一旦芯片的基本功能在仿真中經過驗證，設計就會被轉移至性能可達兆赫(MHz)的硬件仿真平臺上。

芯片設計團隊使用硬件仿真系統進行處理器驗證，而軟件開發團隊則使用硬件仿真系統驗證底層系統軟件。一旦全芯片的RTL代碼可供使用，整個設計會轉移至一個高容量高性能的硬件仿真系統中，這一系統可為完整的系統級驗證提供最高10億門的容量。系統級原型可在所有軟件開發小組中共享，用于本地應用程序的開發和驗證。

與傳統原型相比，這一硬件仿真系統具有諸多優勢。舉例來說，整個設計都包含在其硬件及其相關聯的PC中，無需目標板，也免去了外部電纜、電平位移器和速度適配器。公司使用Mentor Graphics虛擬實驗室（VirtuaLAB）提供的各種功能（包括相機傳感器、LCD顯示屏、外部設備和多媒體接口）來替代物理目標系統。在這種環境下，主機與硬件仿真器設計基于事務級接口進行連接。參見圖2。

圖2：適用于無線應用程序的VirtuaLAB方框圖

該環境是在線電路仿真(ICE)的軟件實現方案，被測設計(DUT)由O/S（例如Linux或Windows）使用驅動程序、應用程序和軟件堆棧來驅動。這種方法無需創建軟件工程師們無法理解的硬件驗證測試平臺（如 SystemVerilog）。因此，設計師們可以創建能夠讓軟件工程師充分理解的場景和環境。

諸如Mentor Graphics的CodeLink等軟件工具可替代JTAG硬件（甚至虛擬JTAG）執行非侵入式調試。在APU中的多處理器環境下，無論何時通過JTAG在一個處理器上執行軟件調試，該處理器都會暫停，并且需要運行額外的 JTAG周期，強制該處理器與其他處理器不再同步。而運行同步調試會話會讓更多的處理器變得不同步，這樣只會雪上加霜。這是由于這種軟件只能以被動的方式追蹤數據，因此，采用基于硬件仿真的多處理器軟件調試更為穩健。硬件仿真系統以兆赫的速度運轉，同時表現出與成品芯片一致的行為方式。

除了使系統原型在本質上變得更加可靠外，硬件仿真系統的獨立環境無需人為干預即可連接/斷開外部設備。而最明顯的優勢是，全球各個硬件和軟件開發團隊可以隨時隨地共享同一個系統，24/7全天候進行不同的設計工作。例如，一個地方的SoC硬件設計團隊可以在白天使用該系統進行硬件驗證。到了晚上，另一個地方的其他團隊可以下載不同的設計并使用相同的系統進行軟件開發。這樣，硬件仿真系統可以保持24/7全天候運行狀態且無需安排本地維護人員看守。

以前，開發團隊會使用傳統的現場可編程門陣列(FPGA)原型系統且通常需要花費數周的時間才能讓設計在系統中正常工作。而諸如多FPGA分區、時鐘分布、內存映射以及總線處理等操作都需要人工介入。當不可避免地要更改設計時，團隊就必須從頭開始整個映射過程，且不得不耗費數周的精力確保修改后的設計能夠在 FPGA 軟件上正常工作。一旦原型開始正常工作，下一待攻克的難題就是調試。有限的內部可見性和不斷變更的測試點需要進行大量的返工。因此，往往需要一個龐大的工程師團隊來支持這一單一的原型設計項目。

結論

轉向基于硬件仿真的方法后，開發APU的公司可以在幾天內把設計搬移到硬件仿真平臺上而其典型的設計代碼修改可在不到一天的時間里就可完成。此外，它還可以在硬件仿真系統的交互式調試環境下快速調試問題。這是通過將獨有的硬件仿真器中基于定制芯片的硬件架構（Mentor Graphics稱之為“片上仿真器”）與用于實現映射過程自動化并為有效調試提供完整的交互式設計訪問的仿真系統的軟件相結合得以實現的。

在過去，我們的任務僅僅是將簡裝原型系統提供給軟件開發人員。即便如此，原型系統的完成通常也是在數月之后。而現如今，公司可以提早共享一個完整的硬件仿真系統。然而，真正的好處在于，公司能夠為客戶提供經過完整軟件基礎包驗證過的更加優質的工程樣品。多年以來，幫助客戶加快產品上市步伐所帶來的經濟影響已被多項研究得以證實。