本文中的DDR2 SDRAM控制器是采用VHDL硬件描述語言設計的，主要由4部分組成：用戶界面模塊(User Interface)、基礎模塊(infrast-ructure)、物理層模塊(Physical layer)和存儲控制模塊(Controller)。DDR2-SDRAM控制器的設計原理框圖如圖1所示。

?

　　時鐘生成模塊用來產生控制器中所有模塊的時鐘信號。外部用戶時鐘通過數字時鐘管理器(DCM)進行處理后，輸出0度和90度的時鐘。同時該包括了一個延遲校準模塊，是用來校準讀數據(DQ)對讀數據選通脈沖(DQS)的延遲，以便DQS的邊沿能正確對齊DQ有效窗口的中間位置。

　　用戶接口模塊主要包括讀/寫數據和地址三類FIFO，用來接收和存儲用戶的數據，命令和地址等信息，起到緩沖和同步數據的作用。控制器模塊生成該模塊所需要的控制信號。

　　物理層模塊負責在控制信號的約束下完成用戶訪問地址與訪問指令的解釋與匹配，產生DDR2 SDRAM所需的控制指令信號，并保證指令與地址，數據的同步和信號的維持。

　　控制模塊主要實現的功能為：在系統上電過程及系統意外復位發生時，與初始化模塊配合，對控制器和所控制的DDR2進行初始化設置，復位延時保護等：在系統正常工作時，進行系統讀/寫請求指令的接收、應答，對系統訪問地址的采樣與同步，完成所需的所有狀態轉換、任務調度、總線仲裁、時序同步，并為用戶接口模塊、物理層模塊產生相應的控制信號，為系統提供控制器狀態指示信號。控制器的狀態機結構如圖2所示。

?

　　2 圖像處理系統中DDR2接口的設計

　　DDR2作為整個圖像處理系統的緩存，起著至關重要的作用。它將外部輸入的圖像按幀存入DDR2中，然后按幀將圖像數據送到外部繼續處理。基于單片FPGA的控制邏輯所需要完成的功能可以簡單的概述如下：

　　(1)接收來自外部的圖像數據，并進行緩沖和數據重排，產生符合DDR2-SDRAM控制器位寬的數據信號。

　　(2)產生對DDR2-SDRAM的讀/寫命令和地址，并將它們寄存在FIFO中，隨時供DDR2控制器提取，因此系統需要一個地址產生邏輯。

　　(3)對DDR2-SDRAM進行直接控制，將用戶產生的地址命令進行解析，產生讀/寫、刷新等一系列操作，對DDR2-SDRAM發出的各種命令要符合特定的時序要求。在上電的時候還必須完成對DDR2-SDRAM的初始化工作。

　　(4)建立用戶與DDR2-SDRAM的數據通道，在DDR2-SDRAM和用戶接口之間傳遞需要寫入或者讀出的數據，并且調整對應讀/寫操作的DQS信號時序，使其滿足DDR2-SDRAM的要求。

　　(5)緩存從DDR2-SDRAM中讀出的數據，由于直接讀出的速度非常高，直接處理會對后端產生很大的壓力，因此需要進行緩存之后才送到后續處理。

　　由上面的描述可以看出，控制邏輯所要完成的功能是相當復雜的，因此我們采用模塊化的設計方案。