本文來自雷鋒網(wǎng)，本文作為轉(zhuǎn)載分享。

12月12日晚，在圣克拉拉舉辦的架構(gòu)日活動上，Intel高級副總裁兼硅工程師集團(tuán)總經(jīng)理Jim Keller公開展示了一系列處于研發(fā)中的基于10nm的系統(tǒng)，將用于PC、數(shù)據(jù)中心和網(wǎng)絡(luò)設(shè)備，并預(yù)覽了其他針對更廣泛工作負(fù)載的技術(shù)，其中最吸引人的便是基于10nm的下一代“Sunny Cove”處理器架構(gòu)。

據(jù)悉，Sunny Cove架構(gòu)旨在提高通用計算任務(wù)下每時鐘計算性能和降低功耗，并包含了可加速人工智能和加密等專用計算任務(wù)的新功能。明年晚些時候，Sunny Cove將成為Intel下一代PC和服務(wù)器處理器的基礎(chǔ)架構(gòu)。

?

Sunny Cove能夠減少延遲、提高吞吐量，并提供更高的并行計算能力，有望改善從游戲到多媒體到以數(shù)據(jù)為中心的應(yīng)用體驗，其功能特性包括：

增強(qiáng)的微架構(gòu)，可并行執(zhí)行更多操作。

可降低延遲的新算法。

增加關(guān)鍵緩沖區(qū)和緩存的大小，可優(yōu)化以數(shù)據(jù)為中心的工作負(fù)載。

針對特定用例和算法的架構(gòu)擴(kuò)展。例如，提升加密性能的新指令，如矢量AES和SHA-NI，以及壓縮/解壓縮等其它關(guān)鍵用例。

同時，Intel首席架構(gòu)師、核心與視覺計算集團(tuán)高級副總裁兼邊緣計算解決方案總經(jīng)理Raja Koduri向大家介紹了全新的Gen 11核心顯卡，并重申了在2020年推出獨(dú)立圖形處理器的計劃。

Gen 11核心顯卡將于2019年開始隨10nm處理器一同面世，配備64個EUs（增強(qiáng)型執(zhí)行單元），運(yùn)算規(guī)模是此前Gen 9核心顯卡的2倍，浮點運(yùn)算性能超過1TFlops，并采用Intel自適應(yīng)同步技術(shù)，旨在提高游戲的可玩性。該顯卡還將采用業(yè)界領(lǐng)先的媒體編碼器和解碼器，在有限的功耗下支持4K視頻流和8K內(nèi)容創(chuàng)作。

此外，Intel還在活動上介紹了傲騰技術(shù)、Foveros邏輯芯片3D堆疊技術(shù)、One API軟件以及深度學(xué)習(xí)參考堆棧等內(nèi)容。

邏輯芯片3D堆疊技術(shù)：繼2018年推出EMIB（嵌入式多芯片互連橋接）2D封裝技術(shù)之后，Intel此次展示了業(yè)界首創(chuàng)的名為Foveros的全新邏輯芯片3D堆疊技術(shù)，可實現(xiàn)在邏輯芯片上堆疊邏輯芯片。

該技術(shù)有望首次將晶片的堆疊從傳統(tǒng)的無源中間互連層和堆疊存儲芯片擴(kuò)展到CPU、GPU和AI處理器等高性能邏輯芯片，為整合高性能、高密度和低功耗硅工藝技術(shù)的器件和系統(tǒng)鋪平了道路。設(shè)計人員可在新的產(chǎn)品形態(tài)中“混搭”不同的技術(shù)專利模塊與各種存儲芯片和I/O配置。并使得產(chǎn)品能夠分解成更小的“芯片組合”，其中I/O、SRAM和電源傳輸電路可以集成在基礎(chǔ)晶片中，而高性能邏輯“芯片組合”則堆疊在頂部。

Intel預(yù)計將從2019年下半年開始推出一系列采用Foveros技術(shù)的產(chǎn)品。首款Foveros產(chǎn)品將整合高性能10nm計算堆疊“芯片組合”和低功耗22FFL基礎(chǔ)晶片。它將在小巧的產(chǎn)品形態(tài)中實現(xiàn)世界一流的性能與功耗效率。

One API軟件：Intel宣布推出“One API”項目，以簡化跨CPU、GPU、FPGA、人工智能和其它加速器的各種計算引擎的編程。該項目包括一個全面、統(tǒng)一的開發(fā)工具組合，以將軟件匹配到能最大程度加速軟件代碼的硬件上。公開發(fā)行版本預(yù)計將于2019年發(fā)布。

傲騰技術(shù)：Intel傲騰數(shù)據(jù)中心級持久內(nèi)存作為一款新產(chǎn)品，集成了內(nèi)存般的性能以及數(shù)據(jù)的持久性和存儲的大容量。這項技術(shù)通過將更多數(shù)據(jù)放到更接近CPU的位置，使應(yīng)用在人工智能和大型數(shù)據(jù)庫中的更大量的數(shù)據(jù)集能夠獲得更快的處理速度。其大容量和數(shù)據(jù)的持久性減少了對存儲進(jìn)行訪問時的時延損失，從而提高工作負(fù)載的性能。

Intel傲騰數(shù)據(jù)中心級持久內(nèi)存為CPU提供緩存行（64B）讀取。一般來說，當(dāng)應(yīng)用把讀取操作定向到傲騰持久內(nèi)存或請求的數(shù)據(jù)不在DRAM中緩存時，傲騰持久內(nèi)存的平均空閑讀取延遲大約為350ns。如果實現(xiàn)規(guī)模化，傲騰數(shù)據(jù)中心級固態(tài)盤的平均空閑讀取延遲約為10000ns（10μs），這將是顯著的改進(jìn)。在某些情況下，當(dāng)請求的數(shù)據(jù)在DRAM中時，不管是通過CPU的內(nèi)存控制器進(jìn)行緩存還是由應(yīng)用所引導(dǎo)，內(nèi)存子系統(tǒng)的響應(yīng)速度預(yù)計與DRAM相同（小于100 ns）。

Intel還展示了傲騰與QLC固態(tài)硬盤的結(jié)合，將降低對最常用數(shù)據(jù)的訪問延遲。總體來說，這些對平臺和內(nèi)存的改進(jìn)重塑了內(nèi)存和存儲層次結(jié)構(gòu)，從而為系統(tǒng)和應(yīng)用提供了完善的選擇組合。

深度學(xué)習(xí)參考堆棧（Deep Learning Reference Stack）：這是一個集成、高性能的開源堆棧，基于Intel至強(qiáng)可擴(kuò)展平臺進(jìn)行了優(yōu)化。該開源社區(qū)版本旨在確保人工智能開發(fā)者可以輕松訪問Intel平臺的所有特性和功能。深度學(xué)習(xí)參考堆棧經(jīng)過高度調(diào)優(yōu)，專為云原生環(huán)境而構(gòu)建。該版本可以降低集成多個軟件組件所帶來的復(fù)雜性，幫助開發(fā)人員快速進(jìn)行原型開發(fā)，同時讓用戶有足夠的靈活度打造定制化的解決方案。