模擬電路的工作依賴連續變化的電流和電壓。數字電路的工作依賴在接收端根據預先定義的電壓電平或門限對高電平或低電平的檢測，它相當于判斷邏輯狀態的“真”或“假”。在數字電路的高電平和低電平之間，存在“灰色”區域，在此區域數字電路有時表現出模擬效應，例如當從低電平向高電平（狀態）跳變時，如果數字信號跳變的速度足夠快，則將產生過沖和回鈴反射現象。

對于現代板極設計來說，混合信號PCB的概念比較模糊，這是因為即使在純粹的“數字”器件中，仍然存在模擬電路和模擬效應。因此，在設計初期，為了可靠實現嚴格的時序分配，必須對模擬效應進行仿真。實際上，除了通信產品必須具備無故障持續工作數年的可靠性之外，大量生產的低成本/高性能消費類產品中特別需要對模擬效應進行仿真。

現代混合信號PCB設計的另一個難點是不同數字邏輯的器件越來越多，比如GTL、LVTTL、LVCMOS及LVDS邏輯，每種邏輯電路的邏輯門限和電壓擺幅都不同，但是，這些不同邏輯門限和電壓擺幅的電路必須共同設計在一塊PCB上。在此，通過透徹分析高密度、高性能、混合信號PCB的布局和布線設計，你可以掌握成功策略和技術。

混合信號電路布線基礎

當數字和模擬電路在同一塊板卡上共享相同的元件時，電路的布局及布線必須講究方法。圖1所示的矩陣對混合信號PCB的設計規劃有幫助。只有揭示數字和模擬電路的特性，才能在實際布局和布線中達到要求的PCB設計目標。

在混合信號PCB設計中，對電源走線有特別的要求并且要求模擬噪聲和數字電路噪聲相互隔離以避免噪聲耦合，這樣一來布局和布線的復雜性就增加了。對電源傳輸線的特殊需求以及隔離模擬和數字電路之間噪聲耦合的要求，使混合信號PCB的布局和布線的復雜性進一步增加。

如果將A/D轉換器中模擬放大器的電源和A/D轉換器的數字電源接在一起，則很有可能造成模擬部分和數字部分電路的相互影響。或許，由于輸入/輸出連接器位置的緣故，布局方案必須把數字和模擬電路的布線混合在一起。

在布局和布線之前，工程師要弄清楚布局和布線方案的基本弱點。即使存在虛假判斷，大部分工程師傾向利用布局和布線信息來識別潛在的電氣影響。

現代混合信號PCB的布局和布線

下面將通過OC48接口卡的設計來闡述混合信號PCB布局和布線的技術。OC48代表光載波標準48，基本上面向2.5Gb串行光通訊，它是現代通訊設備中高容量光通訊標準的一種。OC48接口卡包含若干典型混合信號PCB的布局和布線問題，其布局和布線過程將指明解決混合信號PCB布局方案的順序和步驟。

OC48卡包含一個實現光信號和模擬電信號雙向轉換的光收發器。模擬信號輸入或輸出數字信號處理器，DSP將這些模擬信號轉換為數字邏輯電平，從而可與微處理器、可編程門陣列以及在OC48卡上的DSP和微處理器的系統接口電路相連接。獨立的鎖相環、電源濾波器和本地參考電壓源也集成在一起。

其中，微處理器是一個多電源器件，主電源為2V，3.3V的I/O信號電源由板上其他數字器件共享。獨立數字時鐘源為OC48 I/O、微處理器和系統I/O提供時鐘。

經過檢查不同功能電路塊的布局和布線要求，初步建議采用12層板，如圖3所示。微帶和帶狀線層的配置可以安全地減少鄰近走線層的耦合并改善阻抗控制。第一層和第二層之間設置接地層，將把敏感的模擬參考源、CPU核和PLL濾波器電源的布線與在第一層的微處理器和DSP器件相隔離。電源和接地層總是成對出現的，與OC48卡上為共享3.3V電源層所做的一樣。這樣將降低電源和地之間的阻抗，從而減少電源信號上的噪聲。

要避免在鄰近電源層的地方走數字時鐘線和高頻模擬信號線，否則，電源信號的噪聲將耦合到敏感的模擬信號之中。

形并簡化制作過程。由于1盎司覆銅板耐大電流的能力強，3.3V電源層和對應的接地層要采用1盎司覆銅板，其它層可以采用0.5盎司覆銅板，這樣，可以降低暫態高電流或尖峰期間引起的電壓波動。

如果你從接地層往上設計一個復雜的系統，應采用0.093英寸和0.100英寸厚度的卡以支撐布線層及接地隔離層。卡的厚度還必須根據過孔焊盤和孔的布線特征尺寸調整，以便使鉆孔直徑與成品卡厚度的寬高比不超過制造商提供的金屬化孔的寬高比。

如果要用最少的布線層數設計一個低成本、高產量的商業產品，則在布局或布線之前，要仔細考慮混合信號PCB上所有特殊電源的布線細節。在開始布局和布線之前，要讓目標制造商復查初步的分層方案。基本上要根據成品的厚度、層數、銅的重量、阻抗（帶容差）和最小的過孔焊盤和孔的尺寸來分層，制造商應該書面提供分層建議。

建議中要包含所有受控阻抗帶狀線和微帶線的配置實例。要將你對阻抗的預測與制造商對阻抗的結合起來考慮，然后，利用這些阻抗預測可以驗證用于開發CAD布線規則的仿真工具中的信號布線特性。

OC48卡的布局

在光收發器和DSP之間的高速模擬信號對外部噪聲非常敏感。同樣，所有特殊電源和參考電壓電路也使該卡的模擬和數字電源傳輸電路之間產生大量的耦合。有時，受機殼形狀的限制，不得不設計高密度板卡。由于外部光纜接入卡的方位和光收發器部分元件尺寸較高，使收發器在卡中的位置很大程度上被固定死。系統I/O連接器位置和信號分配也是固定的。這是布局之前必須完成的基礎工作。

與大多數成功的高密度模擬布局和布線方案一樣，布局要滿足布線的要求，布局和布線的要求必須互相兼顧。對一塊混合信號PCB的模擬部分和2V工作電壓的本地CPU內核，不推薦采用“先布局后布線”的方法。對OC48卡來說，DSP模擬電路部分包含有模擬參考電壓和模擬電源旁路電容的部分應首先互動布線。完成布線后，具有模擬元件和布線的整個DSP要放到距離光收發器足夠近的地方，充分保證高速模擬差分信號到DSP的布線長度最短、彎曲和過孔最少。差分布局和布線的對稱性將減少共模噪聲的影響。但是，在布線之前很難預測布局的最佳方案。

要向芯片分銷商咨詢PCB排板的設計指南。在按照指南設計之前，要與分銷商的應用工程師充分交流。許多芯片分銷商對提供高質量的布板建議有嚴格的時間限制。有時，他們提供的解決方案對于使用該器件的“一級客戶”是可行的。在信號完整性（SI）設計領域，新器件的信號完整性設計特別重要。根據分銷商的基本指南并與封裝中每條電源和接地引腳的特定要求相結合，就可以開始對集成了DSP和微處理器的OC48卡布局布線。

高頻模擬部分的位置和布線確定后，就可以按照框圖中所示的分組方法放置其余的數字電路。要注意仔細設計下列電路：對模擬信號靈敏度高的CPU中PLL電源濾波電路的位置；本地CPU內核電壓調整器；用于“數字”微處理器的參考電壓電路。

數字布線的電氣和制造準則規范此時才可以恰當地應用到設計之中。前述對高速數字總線和時鐘信號的信號完整性的設計，揭示出一些對處理器總線、平衡Ts及某些時鐘信號布線的時滯匹配的特殊布線拓撲要求。但是你或許不知道，也有人提出更新的建議，即增加若干端接電阻。

在解決問題的過程中，布板階段做一些調整是當然的事。但是，在開始布線之前，很重要的一步是按照布局方案驗證數字部分的時序。此時此刻，對板卡進行完整DFM/DFT布局復查將有助于確保該卡滿足客戶的需要。

OC48卡的數字布線

對于數字器件電源線和混合信號DSP的數字部分，數字布線要從SMD出路圖（escape patterns）開始。要采用裝配工藝允許的最短和最寬的印制線。對于高頻器件來說，電源的印制線相當于小電感，它將惡化電源噪聲，使模擬和數字電路之間產生不期望的耦合。電源印制線越長，電感越大。

采用數字旁路電容可以得到最佳的布局和布線方案。簡言之，根據需要微調旁路電容的位置，使之安裝方便并分布在數字部件和混合信號器件數字部分的周圍。要采用同樣的“最短和最寬的走線”方法對旁路電容出路圖進行布線。

當電源分支要穿過連續的平面時（如OC48接口卡上的3.3V電源層），則電源引腳和旁路電容本身不必共享相同的出口圖，就可以得到最低的電感和ESR旁路。在OC48接口卡這樣的混合信號PCB上，要特別注意電源分支的布線。記住，要在整個卡上以矩陣排列的形式放置額外的旁路電容，即使在無源器件附近也要放置 。

電源出路圖確定之后，就可以開始自動布線。OC48卡上的ATE測試觸點要在邏輯設計時定義。要確保ATE接觸到100%的節點。為了以0.070英寸的最小ATE測試探頭實現ATE測試，必須保留引出過孔（breakout via）的位置，以保證電源層不會被過孔的反面焊盤（antipads）交叉所隔斷。

如果要采用一個電源和接地層開口（split）方案，應在平行于開口的鄰近布線層上選擇偏移層（layer bias）。在鄰近層上按該開口區域的周長定義禁止布線區，防止布線進入。如果布線必須穿過開口區域到另一層，應確保與布線相鄰的另一層為連續的接地層。這將減少反射路徑。讓旁路電容跨過開口的電源層對一些數字信號的布板有好處，但不推薦在數字和模擬電源層之間進行橋接，這是因為噪聲會通過旁路電容互相耦合。

若干最新的自動布線應用程序能夠對高密度多層數字電路進行布線。初步布線階段要在SMD出口中使用0.050英寸大尺寸過孔間距和考慮所使用的封裝類型，后續布線階段要容許過孔的位置互相靠得比較近，這樣所有工具都能實現最高的布通率和最低的過孔數。由于OC48處理器總線采用一種改進的星形拓撲結構，在自動布線時其優先級最高。

總結

OC48卡布板完成之后要進行信號完整性核查和時序仿真。仿真證明布線指導達到預期的要求并改善了第二層總線的時序指標。最后進行設計規則檢查、最終制造的復查、光罩和復查并簽發給制造者，則布板任務才正式結束。