當 2.5D 和 3D 封裝最初被構(gòu)想出來時，普遍的共識是只有最大的半導體公司才能負擔得起，但開發(fā)成本很快就得到了控制。在某些情況下，這些先進的封裝實際上可能是成本最低的選擇。

對于堆疊芯片 ，每個芯片都被視為一個完整的功能塊或子系統(tǒng)。將來，這將包括小芯片。當今最著名的示例是高帶寬存儲器 (HBM)，但還有許多其他示例，其中系統(tǒng)公司將系統(tǒng)分解為多個芯片。在本文中，我們討論的堆疊芯片可能是存儲器上的邏輯或邏輯上的邏輯，但不包括使用垂直堆疊晶體管構(gòu)建的設計，或單個功能折疊在多個芯片上的設計。

3D-IC的早期采用很大程度上是基于必要性。“單個整體芯片已經(jīng)達到了其掩模版極限，” Siemens Digital Industries Software的 Tessent 產(chǎn)品經(jīng)理 Vidya Neerkundar 說道。“如果有人可以將所有功能集成到一個芯片中，他們?nèi)匀粫L試實現(xiàn)這一目標。但技術(shù)的發(fā)展以及您需要適應的所有功能意味著這變得越來越困難。自然級數(shù)是 2.5D 和 3D。

過去十年來，業(yè)界一直在使用多芯片模塊(MCM)，他們使用基板連接從一個芯片轉(zhuǎn)移到另一個芯片。如果您有少量信號需要在芯片之間傳輸，那么這很好。但是，當您需要與一堆其他芯片進行通信時，就需要中介層而不僅僅是基板。他們可以將芯片分成更小的部分，并且可以通過中介層進行通信。中介層可以是有機的，也可以是硅的，這僅取決于芯片設計的應用。”

事實證明，這對許多公司有利。“AMD 就是一個很好的例子，” Ansys產(chǎn)品營銷總監(jiān) Marc Swinnen 說道。“他們從設計的芯片化中獲得的主要好處之一是靈活性。你曾經(jīng)設計過16核芯片，后來又設計了64核芯片。它們是來自不同團隊的單獨設計。現(xiàn)在他們只是將 CPU 核心設計為小芯片，然后將 16 或 32 個它們放在中介層上。只是中介層發(fā)生了變化，但小芯片保持不變。這為他們提供了很大的靈活性，可以開發(fā)出所有使用相同基本構(gòu)建模塊的衍生產(chǎn)品，因此靈活性才是他們真正看重的。”

隨著時間的推移，這也可以節(jié)省成本。“假設您有一個不需要重新定位到 5nm 的模塊，或者無法從中受益的內(nèi)存，”西門子 EDA 營銷和業(yè)務開發(fā)高級總監(jiān) Isadore Katz 表示。“它已經(jīng)完成了 7 納米所需的一切，所以就留在那里吧。在許多情況下，您可以保留中介層原樣，只需重新連接新的東西即可。這將降低引入更好的節(jié)點或流程的成本。當您在特定工藝節(jié)點迭代一系列零件時，它還應該為您帶來一定程度的免疫力。”

其中一些成本節(jié)約不太明顯。“您還必須根據(jù)上市速度來衡量成本，”西門子的 Neerkundar 說。“如果你在游戲中起步較晚，那么你就失去了先于其他人將你的產(chǎn)品推向市場的優(yōu)勢。”

正確評估總成本可能很困難。“盡管還有更多工作要做，但仍具有成本優(yōu)勢，”Synopsys EDA 集團產(chǎn)品管理總監(jiān) Kenneth Larsen表示。“業(yè)界一直致力于通過片上通信將盡可能多的東西放入單個芯片中，從而使距離非常短。但當分解時，我們實際上走的是另一條路。我們正在芯片外進行通信。您必須確保不會失去過去在性能方面所獲得的優(yōu)勢。”

額外成本

公司第一次嘗試 3D 設計時，會產(chǎn)生一些額外成本和組織挑戰(zhàn)。“雖然在班加羅爾的某個地方有一個封裝團隊，在海法有一個設計團隊，在奧斯汀有一個頂級架構(gòu)團隊，但現(xiàn)在這些人必須聚集在一起進行 3D-IC 組裝，”Ansys 的 Swinnen 說。“您需要將專業(yè)知識整合到同一個團隊中。熱力就是一個很好的例子。過去，你在某個地方的封裝組里有一個關(guān)注熱的工程師。現(xiàn)在，每個設計小組都需要有一個熱人員，否則他們必須在這些小組之間進行復用。組織進行了調(diào)整，這可能會增加成本。”

還需要新的工具和技能。“您需要一個機械工具來分析 3D 堆棧中的剪切應力，”Swinnen 說。“你需要一個熱工具。您需要一個 3D 電磁工具來分析中介層上的長走線。這些都會增加成本，即使對于數(shù)字化人員來說也是如此。芯片設計中一直存在 EM，但它是為 RF 人員設計的，而不是為普通芯片設計人員設計的。總是有熱量，但包裝團隊的人負責檢查以確保一切正常。現(xiàn)在所有這些工具都已成為主流流程的一部分。”

中介層需要芯片和 PCB 類型技能。“必須有人設計中介層，”他說。“它看起來像一個巨大的芯片，但它的速度非常高，芯片的傳輸距離很長，至少有幾毫米。這變成了一個 EM 問題。即使您不是射頻設計師，也必須像具有完全電磁耦合的高速電路一樣分析高速信號。有些人嘗試從 PCB 方面著手，但他們沒有能力處理中介層上的數(shù)萬根電線。”

此外，還有一些新條件您必須注意。“如果您著眼長遠，可能會重復使用小芯片，則必須考慮不同的邊界條件，”Synopsys 的 Larsen 說道。“也許你在芯片頂部放置了一些東西，或者你可能在堅硬的中介層上放置了一些非常靠近芯片本身的東西。也許它是硅，會產(chǎn)生應力——不僅是熱引起的應力，還有在制造和使用產(chǎn)品時產(chǎn)生的機械應力。有很多新領(lǐng)域和有趣的問題。對于熱能，您不必是火箭科學家也會想到，如果您有一些很熱的東西，并且將它貼在其他很熱的東西旁邊，則需要對其進行管理，以確保它在產(chǎn)品的使用壽命內(nèi)發(fā)揮作用”。

但這也不全是壞消息。“由于分而治之，測試成本將會降低，”西門子的 Neerkundar 說。“現(xiàn)在您不再是使用單個大的整體芯片，而是將其分解成更小的碎片，形成小芯片或芯片。您可以并行執(zhí)行以前無法執(zhí)行的操作。并行性將縮短您的上市時間，提高結(jié)果質(zhì)量，因此您可以專注于如何通過并行工作來更有效地改進這一點。隨著時間的推移，隨著標準的發(fā)揮作用，這會變得更好。IEEE 1838 等標準描述了如何在堆棧之間進行通信，它們還包括一個靈活的并行端口，您可以通過它與它們進行通信。它是你在 2D 中按層次結(jié)構(gòu)所做的事情的延伸。”

以不同的方式思考

采用的某些方面需要改變思維過程或方法。商業(yè)小芯片將作為黑盒出售，但如果它們是從不同的供應商購買或在不同的代工廠生產(chǎn)的，這些小芯片的特性可能會有所不同。此外，商業(yè)小芯片預計可在各種應用和用例中工作，收集和分析所有相關(guān)數(shù)據(jù)需要時間。

尤其是架構(gòu)，必須考慮基本水平的不確定性。Arteris解決方案和業(yè)務開發(fā)副總裁 Frank Schirrmeister 表示：“如果行業(yè)采用跨小芯片分層設計的超級 NoC，則尤其如此，這意味著自上而下的設計。” “這一步驟類似于共同設計需要協(xié)同工作的各種小芯片，主要用于高度復雜的基于小芯片的結(jié)構(gòu)，較少用于第三方小芯片市場的生態(tài)系統(tǒng)。從自上而下的角度來看，chiplet 生態(tài)系統(tǒng)的參與者需要對未來進行規(guī)劃，就像今天的 IP 參與者一樣，以了解 Chiplet 設計的最終應用程序所規(guī)定的要求。”

當您不完全了解邊界條件時，您可能必須進行過度設計才能使其可重用。“對于那些正在構(gòu)建小芯片并在自己的公司內(nèi)重復使用它們而不是向外部出售小芯片 IP 的大公司來說，這可能更容易管理，”Larsen說。“但如果你想象在未來你可以購買裸芯片，將超細間距作為小芯片集成到你的系統(tǒng)中，那么事情就必須以不同的方式設計，就像 IP 設計一樣。”

這也對驗證有直接影響。“使用更小的芯片，驗證變得更具成本效益，”Arteris 的 Schirrmeister 說道。“但是當將小芯片組合在一起時，它確實會有更多變化。全芯片仿真變成了一種不同的動物，您必須正確進行分層拆分以支持子系統(tǒng)驗證和分層開發(fā)。如果所有分析都是正確的，那么與小芯片獲得的價值相比，成本應該更有效，因為在這些較小的實體中，驗證工作和實施工作受到更多限制。”

接口也成為一個重要的討論。“你們是否有某種用于垂直通信的協(xié)議，例如 Bunch of Wires (BoW)？” Larsen問道。“你的選擇取決于設計，并涉及如何處理時序等問題。一些公司寧愿沒有太多的 PHY 和協(xié)議開銷，因為如果您使用混合綁定，它實際上是一個緩沖區(qū)。如果您有數(shù)萬或數(shù)十萬個連接，我不確定您是否需要這些信號的協(xié)議開銷。也許你會有一些計時協(xié)議。”

其他人正在研究更重要的協(xié)議。“一些公司正在尋求 UCIe 標準，”Neerkundar 說。“還有其他標準正處于工作組階段，試圖決定如何進行測試或維修。業(yè)界正試圖通過制定標準來減輕系統(tǒng)層面的負擔，讓每個設計者或團隊都能夠遵守標準，然后系統(tǒng)層面的組裝變得更加方便。”

這些連接組件必須經(jīng)過驗證，并且可能是從 IP 公司購買的。Schirrmeister 表示：“連接需要得到確認，在真正開放的生態(tài)系統(tǒng)中，雙方的 NoC 協(xié)議需要反映相同的功能。” “用戶可能會說，‘我需要讀取數(shù)據(jù)分塊。’ 我的控制器如何支持它？兩個小芯片在 AXI 實現(xiàn)中都具有該功能嗎？最終，業(yè)界可能會看到 UCIe 插頭盛宴，就像 PCIe 那樣。他們只會更多地參與其中，因為本身沒有插頭。在專有環(huán)境中，當設計團隊擁有連接的兩端時，他們可以協(xié)商并調(diào)整適合其設計的支持。”

今天可能要花更多錢。“好處在于制造方面、良率方面，但設計方面會受到打擊，因為它更復雜，”Swinnen 說。“如果你看看當今市場上誰在使用這種技術(shù)，誰在制造復雜的 3D-IC，你會發(fā)現(xiàn)只有真正的大公司——IBM、AMD 和 NVIDIA。許多主流仍然只是嘗試。他們正在做一些基本的 2.5D，但速度很慢，因為他們必須增強他們的工具以及他們在組織中的專業(yè)知識。”

自動化會有所幫助。“如果我們想充分利用 3D 系統(tǒng)，我們需要提供自動化，”Larsen 說。“幾年來，所有手動完成的封裝步驟都將實現(xiàn)自動化。這是相當新的，因為自電子技術(shù)誕生以來，這些層并沒有享受到太多的自動化。”

結(jié)論

對于一些公司來說，由于設計尺寸或可制造性問題，分解已變得必要。但它也可以用于商業(yè)優(yōu)勢，快速、廉價地創(chuàng)建多種產(chǎn)品變體。隨著時間的推移，不同技術(shù)的異構(gòu)集成將會帶來額外的好處。

HBM 已經(jīng)表明，第三方小芯片存在一個可行的市場，這使得許多問題得以解決并開發(fā)出合適的方法。問題是有多少其他函數(shù)可以成功效仿這個例子？

雖然如今的開發(fā)成本較高，但有大量證據(jù)表明這些成本正在迅速下降，而利用小芯片的 3D-IC 很可能最終成為一種成本更低的解決方案。但對于許多人來說，創(chuàng)建單個骰子仍然是他們選擇遵循的道路。

審核編輯：黃飛