半導體封裝技術演進路線圖

本文參考“先進封裝關鍵技術：TSV 研究框架（2023）”。摩爾定律放緩，芯片特征尺寸已接近物理極限，先進封裝成為提升芯片性能，延續摩爾定律的重要途徑。先進封裝是指處于前沿的封裝形式和技術，通過優化連接、在同一個封裝內集成不同材料、線寬的半導體集成電路和器件等方式，提升集成電路的連接密度和集成度。目前，帶有倒裝芯片（FC）結構的封裝、晶圓級封裝（WLP）、系統級封裝（SiP）、2.5D/3D 封裝等均被認為屬于先進封裝范疇。先進封裝增速高于整體封裝，2.5D/3D封裝增速居先進封裝之首。根據 Yole，2021 年，先進封裝市場規模約 375 億美元，占整體封裝市場規模的 44%，預計到 2027 年將提升至占比 53%，約 650 億美元，CAGR21-27為 9.6%，高于整體封裝市場規模 CAGR21-276.3%。先進封裝中的2.5D/3D 封裝多應用于(x)PU, ASIC, FPGA, 3D NAND, HBM, CIS 等。先進封裝處于晶圓制造與封測制程中的交叉區域，涉及 IDM、晶圓代工、封測廠商，市場格局較為集中，前 6 大廠商份額合計超過80%。全球主要的 6 家廠商，包括 2 家 IDM 廠商(英特爾、三星)，一家代工廠商(臺積電)，以及全球排名前三的封測廠商(日月光、Amkor、JCET)，合計處理了超過 80%的先進封裝晶圓。

TSV 指 Through Silicon Via，硅通孔技術，是通過硅通道垂直穿過組成堆棧的不同芯片或不同層實現不同功能芯片集成的先進封裝技術。TSV 主要通過銅等導電物質的填充完成硅通孔的垂直電氣互連，減小信號延遲，降低電容、電感，實現芯片的低功耗、高速通信，增加帶寬和實現器件集成的小型化需求。此前，芯片之間的連接大多都是水平的，TSV 的誕生讓垂直堆疊多個芯片成為可能。 TSV 用途大致分為 3 種：背面連接、2.5D 封裝、3D 封裝TSV 有多種用途，可大致分為 3 種（如圖表 8）： (a) 垂直的背面連接，無芯片堆疊，如“簡單的背面連接”。TSV 位于有源晶粒（ac tive die）中，用于連接至晶圓背面的焊盤（bond pad）； (b) 2.5D 封裝。晶粒（die）連接至硅中介層（interposer），TSV 在中介層中； (c) 3D 封裝。TSV 位于有源晶粒中，用于實現芯片堆疊。目前，國內頭部封測企業如長電科技、通富微電、華天科技、晶方科技等都在 TSV 有所布局。目前國內封測廠進行的 TSV 工序多用于CIS 等封裝，高深寬比要求的 TSV 仍多由晶圓廠來完成。

此前，芯片之間的大多數連接都是水平的，TSV 的誕生讓垂直堆疊多個芯片成為可能。Wire bonding（引線鍵合）和 Flip-Chip（倒裝焊）的 Bumping（凸點）提供了芯片對外部的電互連，RDL(再布線)提供了芯片內部水平方向的電互連，TSV 則提供了硅片內部垂直方向的電互連。

（a）TSV 作為簡單背面連接：用于 CIS 和鍺化硅（SiGe）功率放大器 TSV 三種主要應用方式中，簡單的背面連接結構是技術難度最低的，也是 TSV技術首次大規模投入生產時的應用方向，如 CMOS 圖像傳感器（CIS）、SiGe 功率放大器兩個產品就應用了 TSV 技術。（b）TSV 應用于 2.5D 封裝：FPGA 與簡單的背面連接相比，2.5D 先進封裝的硅中介層需要更小的 TSV 間距（≤50 μm），因此需要更先進的 TSV 工藝。

現場可編程門陣列（Field Programmable Gate Array，FPGA）器件是最早使用硅中介層的產品之一：硅中間層可以使芯片間密切連接，整合后的結構看起來像單個大尺寸的 FPGA 芯片，解決了早期直接構建單個大尺寸 FPGA 芯片的技術難題。（c）TSV 應用于 3D 封裝：存儲器堆疊儲器堆疊是首批應用 3D 堆疊 TSV 結構的產品之一，和 2.5D 封裝中硅中階層對 TSV 間距的需求相似，但實際應用中難度更高，例如寬 I/O DRAM 設備。使用寬 I/O DRAM 和芯片堆疊的優勢包括封裝高度降低40%，功耗降低50%，帶寬增加 6 倍。

中國大陸封測市場目前主要以傳統封裝業務為主，經過多年的技術創新和市場積累，內資企業產品已由 DIP、SOP、SOT、QFP 等產品向 QFN/DFN、BGA、CSP、FC、TSV、LGA、WLP 等技術更先進的產品發展，并且在 WLCSP、FC、BGA 和 TSV 等技術上取得較為明顯的突破，產量與規模不斷提升，逐步縮小與外資廠商之間的技術差距。