淺談半導體技術的未來發展路線圖

在最近的超大規模集成電路國際研討會上，臺積電研發高級副總裁Y.J. Mii博士發表了題為“Semiconductor Innovations, from Device to System”的演講。該演示文稿包含了對臺積電未來研發計劃的見解，超越了當前的路線圖。還強調了正在研究的技術的相關挑戰。本文總結了Mii博士的精彩演講。

技術驅動

Mii博士首先對未來終端市場的增長進行了預測，強調了持續提高高性能計算吞吐量的必要性和對能效的關注。對于HPC的需求，他分享了一個“數據熱潮”的預測，如下圖所示。例如，“智能”工廠預計每天收集、監控和分析1 PB的數據。

數據熱潮

機器學習（訓練和推理）支持上述應用程序的作用也將擴大，對HPC吞吐量提出了進一步的要求。Mii博士評論說，這些HPC要求將繼續推動研發工作，以提高半導體工藝路線圖和先進（異構）封裝技術中的邏輯密度。

下圖展示了對電源效率的密切關注。

上圖所示架構不僅說明了5G（很快變成6G）將在我們使用的設備中普及的程度，而且還說明了“邊緣數據中心”的運營。與HPC應用程序一樣，機器學習算法的影響將無處不在，需要關注能效。

最近的技術創新

在介紹臺積電的一些研發項目之前，Mii博士簡要總結了最近的半導體工藝技術創新。

?在節點N7+引入EUV光刻

用于改善載波移動性的SiGe-pFET信道

?設計技術協同優化（DTCO）

Mii博士強調了工藝技術開發如何演變為更加重視DTCO，評估工藝復雜性和設計改進之間的權衡已成為工藝開發的一個組成部分。他強調了最近采用的COAG（contact-over-active-gate）和SDB（single diffusion break）步驟作為示例。他補充說：“DTCO的工作不僅限于邏輯設計，存儲器和模擬電路也是DTCO評估的關鍵方面。”

?納米片（N2節點）

臺積電將在N2工藝節點從FinFET過渡到納米片拓撲結構。

未來半導體技術創新

Mii博士隨后介紹了針對未來應用需求的幾項半導體技術研發工作。

?CFET（和FET互補）

經過幾十年的平面FET技術，FinFET也經歷了相當長的壽命，從N16/N12到N7/N6到N5/N4再到N3/N3E。看看基于納米片的工藝節點如何發展將會很有趣。在納米片之后，Mii博士專注于CFET器件的引入。

如下圖所示，CFET保留了納米片周圍柵極的優點，但垂直制造了pFET和nFET 器件。（圖中pFET在底部，nFET在頂部。）

在上述逆變器邏輯門的橫截面中，突出顯示了兩個設備的公共門輸入和common drain節點。

下圖擴展了CFET器件堆疊所帶來的工藝開發挑戰，特別是對高縱橫比蝕刻和相關金屬溝槽填充的需求，以實現上面強調的垂直連接。

注意：研究CFET工藝開發的不同研究人員一直在尋求兩條途徑：一種“順序”工藝，其中pFET和nFET器件使用用于頂部器件制造的上部薄基板來實現，該基板在底部器件制造后與起始基板結合，并具有中間介電層；一種“單片”工藝，其中有一組外延層用于基板上的所有器件。這兩種方法在工藝復雜度和熱預算、器件性能優化（順序流中有多個基板材料）和成本方面存在權衡。雖然Mii博士沒有具體說明，但有關高AR蝕刻和金屬填充的評論表明，臺積電研發的重點是單片CFET工藝技術。

?二維晶體管材料

目前正在積極研究評估用于場效應晶體管通道的“后硅”材料。如下所示，隨著器件柵極長度和溝道體厚度的減小，2D材料提供了改善載流子遷移率和亞閾值斜率的潛力（具有較低的泄漏電流和較低的VDD操作潛力）。