三維封裝通過非 WB 互連技術實現芯片間的高密度封裝，為微電子系統封裝在三維空間開辟了一個新的發展方向，可以有效地滿足高功能芯片超輕、超薄、高性能、低功耗及低成本的需求"。該技術主要應用在高速計算、網絡和GPU 等系統芯片中。傳統二維封裝與三維封裝對比示意圖如圖所示。

芯片級三維封裝可以提高封裝密度，減小封裝尺寸，提高信號傳輸速度降低功耗和噪聲，實現產品多功能化。由于封裝密度增加，體積減小，三維封裝產品的發熱量大幅提升，如何解決其散熱問題是該封裝技術之關鍵、

三維封裝主要分為芯片疊層三維封裝和混合型三維封裝兩種結構類型。

1. 芯片疊層三維封裝

芯片疊層三維封裝結構是將芯片在縱向上進行堆疊，采用TSV 互連技術HMC (Hybrid Memory Cube）技術進行芯片互連。如圖1所示，存儲芯片通過TSV 及微凸點與邏輯芯片互連，邏輯芯片通過 1SV 及微焊點與封裝基板互連，封裝基板通過倒裝回流焊與 PCB 互連。TSV 中介轉接層作為互連的關鍵部分，可以提高互連密度，增加帶寬，其結構如圖2所示。TSV 制作過程包括成孔、線性沉銅填孔、再布線及凸點制作等。

芯片疊層三維封裝通常采用圓片到圓片 ( Wafer to Wafer,w2W）、芯片到圓片 (Die to Water, D2W)、芯片到芯片 (Die to Die, D2D）三種工藝流程，如圖7-96 至圖7-98 所示。

w2W 類型堆疊產品是先將兩個圓片對齊，然后將兩個圓片整體焊接，最后將堆疊芯片切割成單個芯片。根據焊接面對應關系，可分為背對面焊接及面對面焊按兩種方式。該類型堆香產品共面性較好，但是要求第1個芯片與第2個芯上，之后將上層芯片煤按在底層芯片上。該炎型堆益產品可以解決 w2W &D2N 炎型推疊工藝對芯片尺寸的限制，上層芯片與下層芯片尺寸沒有特別要水。

2.5D封裝結構是指多個芯片并排放置在同一個封裝體中，芯片之間通過高密度中介轉接層形成高密度互連系統，如圖所示。

多芯片、微凸點及介質層是2.5D封裝的主要組成部分。典型的硅介質層技術包括 TSI (Through Si Interposer)、ICLs (Low Cost Si Interposer)、POI (Photo- defined Organic Interposer)、ICCI ( Low Cost Class Interposer）和扇出型 WLP(Wafer Level Package）等。圖7-100所示為 2.5D 封裝工藝流程，圖中 “HBM”表示高帶寬內存 (High Bandwidth Memory ),“KCD”表示已知的合格芯片( Know Good Die) .“ BEOL”表示后工序作業線 (Back End of Line)。

2.混合型三維封裝

混合型三維封裝結構是指包含多種三維封裝技術的組合封裝結構。圖7-101所示為 ISV 及硅中介轉接層 2.5D 互連結構，圖中存儲器芯片與控制器芯片之間、CPU 與3D封裝之間，通過硅介質中的硅通孔(TSV）中介轉接層進行互連，形成混合型2.5D的三維封裝結構；如圖所示為 EMIB (Embedded MaltrDie Interconmect Bridge）互連結構，它是不同于 ISV 的另一種三維互連轉接技術，它能進一步降低三維封裝的成本。

審核編輯：湯梓紅

?