5、像素電路結構設計

　　目前，已設計的CMOS圖像傳感器像素結構有：空隙積累二極管（HAD）型結構、光電二極管型無源像素結構、光電二極管型有源像素結構、對數變換積分電路型結構、掩埋電荷積累和敏感晶體管陣列（BCAST）型結構、低壓驅動掩埋光電二極管（LV－BPD）型結構、深P阱光電二極管型結構、針型光電二極管（PPD）結構和光柵型有源像素結構等。

　　5．1CMOS PPS像素結構設計

　　光電二極管型CMOS無源像素傳感器（CMOS PPS）的結構自從1967年Weckler首次提出以來實質上一直沒有變化，其結構如圖1所示。它由一個反向偏置的光敏二極管和一個開關管構成。當開關管開啟時，光敏二極管與垂直的列線連通。位于列線末端的電荷積分放大器讀出電路保持列線電壓為一常數，并減小KTC噪聲。當光敏二極管存貯的信號電荷被讀出時，其電壓被復位到列線電壓水平，與此同時，與光信號成正比的電荷由電荷積分放大器轉換為電荷輸出。

　　單管的PD CMOS PPS允許在給定的像素尺寸下有最高的設計填充系數，或者在給定的設計填充系數下，可以設計出最小的像素尺寸。另外一個開關管也可以采用，以實現二維的X Y尋址。由于填充系數高且沒有許多CCD中多晶硅疊層，CMOS PPS像素結構的量子效率較高。但是，由于傳輸線電容較大，CMOS? PPS讀出噪聲較高，典型值為250個均方根電子，這是致命的弱點。

　　5．2 CMOS APS的像素結構設計

　　幾乎在CMOS PPS像素結構發明的同時，科學家很快認識到在像素內引入緩沖器或放大器可以改善像素的性能。雖然CMOS圖像傳感器的成像裝置將光子轉換為電子的方法與CCD相同，但它不是時鐘驅動，而是由晶體三極管作為電荷感應放大器。在一些CMOS圖像傳感器中，每組像素的頂端有一個放大器，每個像素只有一個作為閾值電流值開關的三極管。開關像素中的電荷為放大器充電，其過程類似DRAM中的讀取電路，這種傳感器被稱為PPS。PPS的結構很簡單，它具有高填充系數。各像元沒有很多的多晶硅層覆蓋，其量子效率很高，但是PPS的讀取干擾很高，只適應于小陣列傳感器。

　　在CMOS APS中每一像素內都有自己的放大器。CMOS APS的填充系數比CMOS PPS的小，集成在表面的放大晶體管減少了像素元件的有效表面積，降低了“封裝密度”，使40％～50％的入射光被反射。這種傳感器的另一個問題是，如何使傳感器的多通道放大器之間有較好的匹配，這可以通過降低殘余水平的固定圖形噪聲較好地實現。由于CMOS APS像素內的每個放大器僅在此讀出期間被激發，所以CMOS APS的功耗比CCD圖像傳感器的還小。與CMOS PPS相比，CMOS－APS的填充系數較小，其設計填充系數典型值為20％～30％，接近內線轉換CCD的值。

　　5．2．1 光敏二極管CMOS APS（PD CMOS APS）的像素結構

　　1968年，Noble描述了PD CMOS APS。后來，這種像素結構有所改進。PD CMOS APS的像素結構如圖2所示。

　　高性能CMOS APS由美國哥倫比亞大學電子工程系和噴氣推進實驗室（JPL）在1994年首次研制成功，像素數為128×128，像素尺寸為40μm×40μm，管芯尺寸為6.8mm×6.8mm，采用1.2μmCMOSn阱工藝試制，動態范圍為72dB，固定圖形噪聲小于0.15％飽和信號水平。固定圖形噪聲小于0.15％飽和信號水平。1997年***東芝公司研制成功了640×480像素光敏二極管型CMOS APS，其像素尺寸為 5.6μm×5.6μm，具有彩色濾色膜和微透鏡陣列。2000年美國Foveon公司與美國國家半導體公司采用0.18μmCMOS工藝研制成功 4096×4096像素CMOS APS［10］，像素尺寸為5μm×5μm，管芯尺寸為22mm×22mm，這是迄今為止世界上集成度最高、分辨率最高的CMOS固體攝像器件。有關CMOS APS的工作原理、發展現狀及其應用，筆者已作過詳細介紹［6］～［8］。

　　因為光敏面沒有多晶硅疊層，PD CMOS APS的量子效率較高，它的讀出噪聲由復位噪聲限制，典型值為75均方根電子～100均方根電子。PD CMOS APS的每個像素采用3個晶體管，典型的像元間距為15μm。PD CMOS APS適宜于大多數低性能應用。

　　5．2．2 光柵型CMOS APS（PG CMOS APS）的像素結構

　　1993年由JPL最早研制成功PG CMOS APS并用于高性能科學成像的低光照明成像。PG CMOS APS結合了CCD和X Y尋址的優點，其結構如圖3所示。

　　光柵信號電荷積分在光柵（PG）下，浮置擴散點（A）復位（電壓為VDD），然后改變光柵脈沖，收集在光柵下的信號電荷轉移到擴散點，復位電壓水平與信號電壓水平之差就是傳感器的輸出信號。

　　當采用雙層多晶硅工藝時，PG與轉移柵（TX）之間要恰當交疊。在光柵與轉移柵之間插入擴散橋，可以采用單層多晶硅工藝，這種擴散橋要引起大約100個電子的拖影。

　　光柵型CMOS APS每個像素采用5個晶體管，典型的像素間距為20μm（最小特征尺寸）。采用0.25μmCMOS工藝將允許達到5μm的像素間距。浮置擴散電容的典型值為10－14F量級，產生20μV/e的增益，讀出噪聲一般為10均方根電子～20均方根電子，已有讀出噪聲為5均方根電子的報道。

　　CMOS圖像傳感器的設計分為兩大部分，即電路設計和工藝設計，CMOS圖像傳感器的性能好壞，不僅與材料、工藝有關，更重要的是取決于電路設計和工藝流程以及工藝參數設計。這對設計人員提出更高的要求，設計人員面要寬，在設計中，不但要懂電路、工藝、系統方面的知識，還要有較深的理論知識。這個時代對設計者來說是一個令人興奮和充滿挑戰的時代。計算機輔助設計技術為設計者提供了極大的方便，但圖像系統的用途以及目標用戶的范圍由制造商決定。如果用戶裝有Windows95的系統，那么就要確定圖像系統不是Windows98的。如果你只是為了獲取并存儲大量的低分辨率圖像，那就不要選擇一個能夠提供優質圖像但同時會產生更多數據以致于無法存儲的高分辨率圖像傳感器。現在還存在許多非標準的接口系統。現在僅供數字相機所使用可裝卸存儲介質就包括 PCMCIA卡、東芝（Toshiba）的速閃存儲器及軟磁盤。重要的是，要根據產品未來所在的工作環境，對樣品進行細致的性能評估。

　　5．3 CCD和CMOS系統的設計

　　CCD圖像傳感器和CMOS圖像傳感器在設計上各不相同，對于CCD圖像傳感器，不能在同一芯片上集成所需的功能電路。因此，在設計時，除設計光敏感部分（即CCD圖像傳感器）外，還要考慮設計提供信號和圖像處理的功能電路，即信號讀出和處理電路，這些電路需要在另外的基片上制備好后才能組裝在 CCD圖像傳感器的外圍;而CMOS圖像傳感器則不同，特別是CMOS APS可以將所有的功能電路與光敏感部分（光電二極管）同時集成在同一基片上，制作成高度集成化的單芯片攝像系統。與前者相比，成本低、制備容易、體積小、微型化、功耗低，雖然開始有人認為光照靈敏度不如CCD圖像傳感器的高，并且暗電流和噪聲比較大，近來由于改進了電路設計，采用亞微米和深亞微米光刻技術，使CMOS圖像傳感器的性能得到改善。已經具備與CCD圖像傳感器進行競爭的條件，21世紀，CMOS攝像器件將成為信息獲取與處理領域的佼佼者。到那時，單芯片攝像機和單芯片數碼相機將進入千家萬戶。這些都得益于 CMOS APS為人們提供了高度集成化的系統，如圖4

　　所示。圖5示出CMOS數碼相機的框圖，從中可見數碼相機設計的復雜性。

　　6結語

　　CMOS圖像傳感器的前途是光明的，隨著多媒體、數字電視、可視通訊等市場的增加，CMOS圖像傳感器的應用前景更加廣闊。CMOS APS為MIS/CCD圖像傳感器設計提供了另一選擇方案，它把電荷轉換成電壓所需的晶體管裝在每個像素內。在這種器件內均不必進行電荷轉移， 因為數據讀取是在單個像素內完成的。與CCD圖像傳感器相比，這種器件有很成熟的CMOS集成電路工藝，在降低成本方面有潛力。預期CMOS APS在許多非科學應用領域內將最終替代CCD圖像傳感器。