1 引 言

　　單片集成是MEMS傳感器發展的一個趨勢，將傳感器結構和接口電路集成在一塊芯片上，使它具備標準IC工藝批量制造、適合大規模生產的優勢，在降低了生產成本的同時還減少了互連線尺寸，抑制了寄生效應，提高了電路的性能。

???????? 本文介紹的單片集成電容式壓力傳感器，傳感器電容結構由多晶硅/柵氧/n阱硅構成，并通過體硅腐蝕和陽極鍵合等后處理工藝完成了電容結構的釋放和腔的真空密封。接口電路基于電容一頻率轉化電路，該電路結構簡單，并通過“差頻”，消除了溫漂和工藝波動的影響，具有較高的精度。

　　2 接口電路原理及特性

　　接口電路原理圖和流水芯片照片如圖1所示。該電路由兩部分組成：電容一頻率轉化電路和差頻電路。本電路采用張馳振蕩器來實現電容-頻率轉化。張馳振蕩器由電流源、CMOS傳輸門、施密特觸發器構成。電路分為充電周期和放電周期。工作原理如下：假設最初Vout高電平，則開關S11閉合，S12斷開，電路進入充電周期，電流源I對Cs進行充電，當Cs上的電壓Vcs充電至施密特觸發器高閾值電平VH時，施密特觸發器發生翻轉，Vout變為低電平，此時S11斷開，S12閉合，電路進入放電周期，電流源對Cs進行放電，當電容上電壓Vcs下降到施密特低閾值電平VL時，輸出再次翻轉，Vout變為高電平，電路又進入充電周期。如此循環，該部分電路輸出一列頻率與電容Cs相關的方波，實現了電容-頻率的轉化。為了實現差頻功能，引進了參考電容Cr，并通過相同的G-f電路完成參考電容到參考頻率fs的轉化。D觸發器則用于實現信號頻率fs與參考頻率fr的差值，實現差頻電路功能。接口電路最后輸出頻率

?

　　式中：Cs為壓力傳感器敏感電容;Cr為參考電容;I為充放電電流;VH，VI分別為施密特觸發器的高、低閾值電平。

?

　　使用Pspice對電路特性進行模擬，圖2給出了接口電路的誤差特性曲線。從圖2中可以看出：參考頻率為100 kHz左右時，電路輸出相對誤差較小;參考頻率與傳感器頻率之差越小，電路的輸出精度越高。設計電路時，通過調整充放電電流I，使得參考頻率工作在100 kHz左右，同時通過合理設置參考電容Cr的大小，使得傳感器頻率和參考頻率差值盡可能小，以保證電路獲得較高精度。

?

　　綜合考慮芯片面積、傳感器靈敏度和功耗因素，傳感器敏感電容設計為800 μm×800μm，初值電容為1104 pF，壓力測量范圍為80～110 kPa，在該量程內，傳感器電容由1207.4 pF變化到1220.5 pF。參考電容設計為1222 pF，以保證參考頻率和傳感器頻率差值盡可能小。充放電電流設計值為400μA，使得參考頻率fs工作在100 kHz附近(見式(1))。為保證電路具有較高的噪聲容限，施密特觸發器的高低閾值電平設計為VH=3V，VL=1V，圖3仿真了量程范圍內電容響應曲線及接口電路輸出頻率。芯片在無錫58所1 μm工藝線流水，見圖1(b)。

?

　　3 接口電路測試及分析

　　施密特觸發器和D觸發器是電容接口電路的核心模塊，對上述電路進行功能測試的結果如下：

?

　　圖4(a)給出了施密特觸發器的傳輸特性，由圖4得到施密特觸發器低閾值電平VL=1.1 V、高閾值電平VH=3.05 V，與設計值基本符合。

　　圖4(b)給出了D觸發器的測試結果，在fd=100.1 kHz，fck=98.04 kHz條件下，輸出頻率fout=2.06 kHz，fout與(fd-fck)=2.062(kHz)的值近似。表1給出了對應于幾組不同的fd和fck差頻電路的測試結果。結果表明，差頻電路在符合2/3fd對電路進行優化設計時，將傳感器電容轉化后的頻率與參考電容轉化后的頻率值滿足以上條件，可以獲得較高的精度。

?

　　4 結 論

　　仿真和測試結果均表明，通過差頻，電路可以獲得較高的精度。同時較大的傳感器初值電容(1104 pF)有利于抑制寄生電容的影響，為接口電路設計帶來了方便。在80～110 kPa壓力范圍內，接口電路的分辨率約為3.77 Hz/hPa。