通過用調制器控制環路中的積分器進行噪聲成形，增量累加轉換器可以準確地測量模擬輸入。積分器的噪聲成形過程是，將更多噪聲強制推移到更高頻率上，如圖3所示。然后，數字低通濾波器去除噪聲的高頻部分，這極大地改善了SNR.數字濾波器還可以用來極大地降低在50Hz、60Hz或其它不想要的頻率噪聲。

　　圖3：積分器將噪聲強制推移到更高的頻率上

　　Signal Amplitude ： 信號幅度

　　Digital Filter Rsponse ： 數字濾波器響應

　　power：功率

　　1.積分器將噪聲強制推移到所關注的頻帶之外；

　　2.數字濾波器濾除高頻噪聲

　　frequency：頻率

　　oversampling ratio：過采樣率

　　數字位流中總是會有一些輸入信號帶來的噪聲。但是通過平均和濾波，增量累加ADC極大地縮小了噪聲層。過采樣率和內部增量累加調制器的“階數”決定噪聲高低。階數這個術語指的是積分器的數量。例如，一個3階調制器含有3積分器級。

　　盡管增加積分器級數和增大過采樣率可以進一步降低噪聲，但是穩定性是3階或更高階增量累加轉換器需要關注的大問題。一旦增量累加調制器出現不穩定，那么除非進行功率循環，否則它們常常不會再次變至穩定狀態。凌力爾特公司的所有增量累加轉換器都采用3階調制器，而且每次轉換都對調制器和濾波器復位。即使調制器進入不穩定狀態（這很可能發生在基準電壓很低、輸入信號又很大的情況下），凌力爾特公司的增量累加ADC也可以無需周期性地開關電源而自己恢復到穩定狀態，其它ADC產品也許做不到這一點。

　　調制器環路穩定且噪聲由積分器成形后，接下來要對所產生的數字信號進行濾波和抽取。抽取就是舍棄一些采樣，主要是去掉由過采樣帶來的冗余信號信息。如果過采樣率為256，那么ADC求取256個采樣的平均值，而抽取器則每256個采樣產生1個數字輸出。濾波和抽取后產生的數字信號再從ADC輸出，一采取串行格式。

　　增量累加ADC的數字輸出與基準源一樣好。有噪聲的基準是任何數據轉換器的主要誤差源。增量累加調制器的1位DAC由正基準電壓和負基準電壓偏置。正（或高）基準電壓一般是輸入范圍的上限，而負（或低）基準電壓一般是下限。有些增量累加ADC的正和負基準都連接到外部，另一些則將低的基準連接到共用電壓上，如地電壓。其它ADC可以選擇使用內部帶隙基準或外部基準。凌力爾特公司的增量累加轉換器允許設計師改變基準和輸入共模電壓，變化范圍從地一直到電源電壓。

　　在選擇增量累加轉換器時，轉換時鐘和數據延遲是兩個需要考慮的重要因素。時鐘控制數據處理的內部時序，并決定轉換時間。轉換時鐘可以從內部提供，或者采用外部晶體或硅振蕩器。不過，既然數字濾波器不抑制振蕩器頻率，那么采用內部振蕩器是有優勢的。

　　由于數據延遲，當前輸出結果落后于輸入一個采樣周期。凌力爾特公司所有無延遲增量累加（No Latency Delta SigmaTM）轉換器都在一個周期內穩定，簡化了多路復用應用。

　　增量累加ADC雖然本質上很簡單，但是配置這種ADC卻常常是一個復雜的過程，如要寫很多指令、平衡輸入級的復雜性和選擇外部振蕩器。凌力爾特公司的增量累加轉換器沒有校準序列、配置寄存器、濾波器穩定時間和外部振蕩器，降低了設計的復雜性。每個轉換周期中都執行透明的偏移和滿標度自動校準，以確保高準確度，而高準確度則保證能夠分辨出1克或0.01度的差別。