越來越明顯的是，熱量將成為半導體未來的限制因素。芯片的很大一部分在任何時候都是黑暗的，因為如果所有東西同時運行，產生的熱量將超過芯片和封裝耗散能量的能力。如果我們現在開始考慮堆疊模具，其中提取熱量的能力保持不變，并且熱發生器的數量增加，那么它似乎是一個相當黯淡的未來。

　　也許有人會發明更好的晶體管，或者電阻和電容更小的電線。但在這一點上，已經探索了更明顯的進步，成本總是會限制一些解決方案。

　　在過去的 40 或 50 年里，優化一直與性能和面積有關。直到大約 20 年前，人們才意識到，在相同的基本架構下，性能每提高一個百分比，功耗就會增加得更多。Dennard 擴展停止自動停止在每個新節點上提供相同級別的節能也無濟于事。

　　即使在今天，當我采訪人們并詢問功耗是否是主要的優化考慮因素時，答案通常是，“我們必須首先滿足性能指標，然后我們才能擔心降低功耗。在接下來的10年里，我預計這種心態將轉變為“權力優先”的方法。真正的問題是，在定義的功率預算內，我可以在給定任務上獲得多少性能？你不能通過首先看性能來得到這個答案。

　　在過去的幾十年里，已經創建了一些工具，這些工具可以通過對設計進行分析并找到潛在的節省來節省電力。大多數時候，這些節省可以自動應用，而不必擔心搞砸任何事情。例如，當可以證明它不會產生邏輯影響時，對具有松弛或時鐘門控的路徑進行晶體管尺寸調整。其他策略的影響稍大一些，例如電源域開關，在不使用時可以消除塊中的泄漏電流。然而，這些確實增加了設計的復雜性，并且它們引入了一些潛在的災難性問題，使一些設計陷入困境。

　　但所有這些技術都只是試圖恢復浪費的電力。他們都沒有正面解決問題。需要的是影響系統架構的功耗優化策略，包括在針對它們優化的處理平臺上運行的軟件中使用和可能實現的算法，這些算法著眼于在系統中移動的每個字節數據的有用性，等等。

　　但這個行業有如此多的動力和慣性，以至于改變是非常困難的。我們看到越來越復雜和重量級的協議被定義為一致性和連接性，所有這些都試圖盡可能少地破壞當今存在的不良做法。

　　有令人鼓舞的跡象。2017年，約翰·軒尼詩（John Hennessy）和大衛·帕特森（David Patterson）在圖靈（Turing）演講中發表了演講，并迅速采用了RISC-V ISA以及圍繞該領域的所有工作，從而點燃了特定領域的計算。他們這樣做的主要動機可能不是降低功耗，但這至少是一個開始。

　　另一個令人鼓舞的領域出現在我最近為即將發表的關于功率優化主題的文章進行的一些采訪中，從 RTL 開始。當被問及未來以功耗優化為首要考慮因素的可能性時，人們充滿激情、興奮，并希望在未來有更好的做事方式。

　　20年前，當電子系統級（ESL）一詞被用于定義EDA新時代的技術時，人們非常興奮，也許是自該行業成立以來，我們對新EDA工具的最大投資。這是試圖找到新的抽象，新的工具，可以像RTL為Synopsys所做的那樣為他們做。

　　我也陷入了困境，但我們都錯了。沒有新的神奇抽象可以驅動新一代設計師和工具。它確實產生了一些好東西，但與最初預期的完全不同。但是，我們現在能看到新時代的起源嗎？新的抽象、流程和工具，主要關注的是電源和能源？新一代設計將能夠最大限度地提高每瓦性能，不是通過優化，而是通過設計？

　　是否有足夠的人關心這個星球，將其作為優先事項？作為工程師，我們是否在某種程度上對我們創造的產品的能源消耗負責？我確實看到更多人關心這些事情，但我也看到許多技術進步完全是浪費權力，唯一的動機是利潤。

　　審核編輯：黃飛