NVIC： Nested vectored interrupt controller， 嵌套中斷向量控制器。

中斷與異常：

所有能打斷正常執行流的事件都稱為異常。 異常與中斷的區別在于， 中斷請求是來自于Cortex內核外部， 比如各種片上外設， 外部中斷請求等， 它們對于內核是”異步”的; 而異常則是由于Cortex內核在執行指令或者訪問存儲等操作時所產生的， 對于Cortex內核來說是屬于”同步”的（可以參見Cortex M3權威指南）， 異常和中斷一般可以不加區分的使用。

Cortex內核可以支持多達240個外部中斷， 編號16 – 255. 編號1 – 15的為系統異常， 編號0未被使用。

Cortex支行中斷嵌套， 允許高優先級的中斷搶占低優先級的中斷。 Cortex M3/M4可支行多達256級的可編程優先級和128級的搶占， 但有3個系統異常優先級固定， 并且優先級為負數， 高于其它任何異常， 這三個異常分依次為 復位， NMI， Hard Fault.

NMI是Non-Maskable Interrupt（不可屏蔽中斷）縮寫， 在STM32F4中， NMI被連接到時鐘安全系統CCS（Clock security system）異常上。

Hard Fault是總線fault， 存儲管理fault， 用法fault所產生的結果， 詳細信息可以參考Cortex M3權威指南。

優先級寄存器

如上所述， Cortex M3/M4支行多達256級的可編程優先級和128級搶占， 每個中斷使用一個8位的寄存來配置優先級。 但實際一款芯片會根據情況做適當的精簡， 裁剪掉表達優先級的幾個低端有效位， 以減少優先級的級數。但是不管使用多少位來表達優先級， 都是以MSB對齊的， 這主要是為了避免程序在不同器件之間移植時不會出現優先級順序的更改。

搶占優先級和響應優先級

響應優先級也叫做 亞優先級 或者 子優先級， 每一個中斷都有這兩種優先級屬性。 當一個低優先級的中斷正在執行時， 如果有更高優先級的中斷請求， 系統將會響應這個中斷， 即發生中斷嵌套。

如果兩個中斷的優先級相同， 則后來的中斷要等到先來的中斷執行完畢后才會被響應。 但是如果兩個中斷同時到達（或者都在掛起狀態）， NVIC會根據它們響應優先級的高低來決定響應那一個。

如果它的的響應優先級也相同， 那么NVIC會根據它們在中斷向量表中的排序先后來決定先響應那一個。

在STM32中使用了4bit來表達搶占優先級和響應優先級， 有以下5種分組方式：

可見STM32一共提供了16級中斷優先級.
來源；21ic