傳統的帶隙電壓基準源面積大、功耗大、不適應低功耗小面積的要求。本文立足于低功耗、小面積、利用工作于弱反型區(qū)晶體管的特點，對傳統的帶隙電壓基準源做出改進，設計了一款
2011-10-09 11:22:04
3084 
帶隙基準廣泛應用于模擬集成電路中。帶隙基準電路輸出的基準電壓可以為模擬集成電路提供穩(wěn)定的參考電壓或參考電流，
2023-07-06 10:42:013562 
傳統的帶隙電壓基準如圖1所示，雙極型晶體管基極-發(fā)射極電壓差ΔVBE具有正溫度系數，而雙極型晶體管基極-發(fā)射極電壓VBE具有負溫度系數，如果將兩個電壓進行相加，理論上就可以通過設計合適的參數實現零溫度系數電壓，如圖2。具體可以參考拉扎維模集的第12章的內容。
2023-12-15 15:47:274380 
帶隙基準是什么？帶隙基準的功能工作原理是什么？帶隙基準的結構是由哪些部分組成的？
2021-06-22 08:14:04
基準電壓源是工藝、電源電壓、溫度變化時能夠提供穩(wěn)定輸出電壓的電路。基準電壓源廣泛應用于數據轉換器、智能傳感器、電源轉換器等電路。
基準電壓源設計的要點是精度高，溫度漂移小，帶隙基準電壓源利用硅的帶隙
2023-09-08 17:56:48
穩(wěn)壓器、射頻電路、高精度A／D和D／A轉換器等多種集成電路中。隨著大規(guī)模集成電路的日益復雜和精密，亦對帶隙基準電壓的溫度穩(wěn)定性提出了更高的要求。傳統的帶系基準電壓源只能產生固定的近似1．2 V的電壓
2019-07-12 07:36:42
傳統帶隙基準源有哪些基本原理？什么樣的基準源電壓才能滿足普通應用要求？
2021-04-07 06:52:08
看了關于能帶隙基準源的的介紹，其原理是利用了正溫度系數的電壓產生器和具有負溫度系數的電壓，從而得到具有零溫度系數的基準電壓。
第一張圖是基本原理圖，用左邊電流控制右邊電流，但是書上說左右兩個晶體管
2024-01-27 11:56:26
大家好，我有一個問題，配置PIC18F85 J94ADC。在第22.3.2頁中，從PIC18F97 J95家庭數據表中得知，內部帶隙基準電壓可用于ADC正基準電壓。然而，在寄存器描述中沒有提到這樣
2019-01-29 06:04:01
/℃，而且基準電壓輸出精度高于5‰，是一種低溫度系數高精度的CMOS帶隙基準電壓源。本文給出的帶隙基準電壓源的設計方案符合LDO穩(wěn)壓器對高精度電壓的所需。
2018-10-09 14:42:54
帶曲率補償的帶隙基準源的原理是什么？它與傳統帶隙基準源相比有何不同？
2021-04-09 06:35:43
最近在做帶隙基準源，用到AMP鉗位電壓，使倆點電壓一致，拉雜為沒講用到的AMP要有什么要求？但看到資料的電路基本都是單級AMP，想問下大大們，這個AMP鉗位電壓原理就是虛短虛斷么？（如果是要求增益應該很大啊），還有那些要求？第一次發(fā)帖，小弟先謝了。
2022-06-15 10:26:32
帶隙基準電壓源工作原理是什么？一種低溫漂輸出可調帶隙基準電壓源的設計
2021-05-08 06:38:57
1，通過MS51FB9AE帶隙電壓（Band-gap）能反推出電源電壓，2，MS51FB9AE帶隙電壓（Band-gap）比較低，1.17V ~ 1.27內3，如果我要偵測比較低的電壓（如50mV
2022-05-11 14:31:55
電源電壓變化時，帶隙基準的輸出發(fā)生跳變，怎么減小帶隙基準的過沖？謝謝
2021-06-24 06:46:07
如何實現低電壓帶隙基準電壓源的設計？傳統帶隙基準電壓源的工作原理是什么？低電源帶隙基準電壓源的工作原理是什么？
2021-04-20 06:12:32
各位大神，請問有沒有做過cadence的CMOS帶隙基準電路設計，或者CMOS四運算放大器設計（LM324），求各位幫幫忙，我快山窮水盡了
2020-05-17 23:32:07
本文通過結合LDO與Brokaw基準核心，設計出了高PSR的帶隙基準，此帶隙基準輸出的1.186 V電壓的低頻PSR為-145 dB，最高PSR為-36 dB，溫漂可以達到7.5 ppm，適用于
2018-10-10 16:52:05
，溫度穩(wěn)定性和精度之間關系到整個電路的精確度和性能。 當今設計的基準電壓源大多數采用BJT帶隙基準電壓源結構，以及利用MOS晶體管的亞閾特性產生基準電壓源；然而，隨著深亞微米CMOS工藝的發(fā)展，尺寸按
2018-11-30 16:38:24
本文闡述了Banba 和Leung 兩種基本帶隙基準電壓源電路的工作原理，分析了Leung結構對于Banba 結構改進的方法，分別對兩個電路的參數進行了設計，并仿真其性能，由此來比較了
2009-03-11 17:28:36
70 提出了一種低壓低功耗的帶隙基準電壓源電路，設計基于0.5μm 2P3M BiCMOS Process，并使用了低壓共源共柵電流鏡結構減少了對電源電壓的依賴，消除了精度與余度之間的矛盾，并用HL50S-
2009-08-22 09:27:5326 本文設計了采用曲率補償，具有較高的溫度穩(wěn)定性的高精度帶隙基準電壓源。設計中沒有使用運算放大器，電路結構簡單，且避免運算放大器所帶來的高失調和必須補償的缺陷。此
2009-08-31 11:29:4426 設計了一種采用0.6μmCMOS工藝的低功耗差動帶隙基準電壓源電路。在設計中采用兩個pn結串聯結構來減小運放失調電壓的影響，并采用自偏置共源共
2009-09-04 08:57:3430 高級基準電壓Vbandgap IC設計:在本文中，主要討論在CMOS 技術中基準產生的設計著重于公認的“帶隙”技術，即是與電壓，溫度變化無關的基準電壓。[關鍵詞]電壓基準，電流基
2009-11-01 14:35:4434 一種抵消曲率系數的高精度低溫漂CMOS帶隙基準的設計:傳統的帶隙基準使用PTAT電壓對三極管Vbe的溫度系數進行線性補償來得到與溫度無關的基準電壓，但由于忽略了Vbe的曲率系數
2009-12-21 10:15:4620 電壓基準是模擬集成電路的重要單元模塊，本文在0.35um BiCMOS 工藝下設計了一個帶隙基準電壓源。仿真結果表明，該基準源電路在典型情況下輸出電壓為1.16302V，在-45℃～105℃范圍
2010-01-11 11:42:0531 本文提出了一種結構簡單高電源抑制比的CMOS 帶隙基準電壓源，供電電源3.3V。采用CSMC 0.5um CMOS 工藝。Spectre 仿真結果表明，基準輸出電壓在溫度為-40～+80℃時，溫度系數為45.53×10-6/
2010-01-11 14:20:4327 采用二級溫度補償對傳統電流模式結構的帶隙基準電壓電路進行改進，基于chartered 0.35um cmos工藝，使用cadence spectre進行仿真，結果表明工作電壓為2v時，電路可以輸出100mv—1.8v的寬范
2010-02-23 11:39:5428 介紹了一種低壓電流模帶隙電壓基準電路，并提出了一種新穎的啟動電路結構．電路采用預先設置電路工作點和反饋控
2010-04-13 08:58:4453 本文提出了一種結構簡單高電源抑制比的CMOS帶隙基準電壓源，供電電源3.3V。采用CSMC 0.5um CMOS工藝。Spectre仿真結果表明，基準輸出電壓在溫度為-40～+80℃時，溫度系數為45.53×10-6/℃
2010-07-14 16:14:3641 在模擬電路和混合模擬電路中,帶隙基準電路作為一個很重要的單元,隨著集成電路的發(fā)展和SOC系統的復雜化,已經越來越受到國內外學者的重視。本文簡單介紹了傳統的帶隙基準源的
2010-07-29 15:48:3421 在對傳統典型CMOS帶隙電壓基準源電路分析基礎上提出了一種高精度，高電源抑制帶隙電壓基準源。電路運用帶隙溫度補償技術,采用共源共柵電流鏡,兩級運放輸出用于自身偏置電路
2010-08-03 10:51:340 摘要：采用共源共柵運算放大器作為驅動，設計了一種高電源抑制比和低溫度系數的帶隙基準電壓源電路，并在TSMC0.18Um CMOS工藝下，采用HSPICE進行了仿真.仿真結果表明：在-25耀115益
2010-10-18 01:17:2556 比較了傳統帶運算放大器的帶隙基準電壓源電路與采用曲率補償技術的改進電路，設計了一種適合汽車電子使用的帶隙基準電壓源，該設計電路基于上海貝嶺2 μm 40 V bipolar工藝，采
2010-12-22 17:22:1523 基于工作在亞閾值區(qū)的MOS器件，運用CMOS電流模基準對CATA和PTAT電流求和的思想，提出一種具有低溫漂系數、高電源抑制比（PSRR）的CMOS電壓基準源，該電路可同時提供多個輸出基準電
2010-12-30 10:25:5326 結合工作在亞閾值區(qū)、飽和區(qū)和線性區(qū)的MOS管，提出一種純MOS結構的基準電壓源，其結構能有效補償MOS管的載流子遷移率和亞閾值斜率的溫度系數。基于SMIC0.13μm的CMOS工藝的仿真結
2011-01-04 16:17:3131 低電壓帶隙基準電壓源技術解決方案
本文采用一種低電壓帶隙基準結構。在TSMC0．13μm
2010-04-17 15:41:414913 
14位Pipeline ADC設計的帶隙電壓基準源技術
目前，基準電壓源被廣泛應用與高精度比較器，
2010-04-23 09:42:493988 
低溫漂低功耗的帶隙基準源技術設計
摘 要：設計一種低溫漂低功耗的帶隙基準結構，在傳統帶隙基準核心電路結構上增加一對PNP管，兩個雙極型晶
2010-04-28 08:59:112206 
低壓CM0S帶隙基準電壓源設計
近年來，隨著微電子技術的迅速發(fā)展，低壓低功耗已成為當今電路設計的重要標準之一。比如，在一些使用電池的系統
2010-05-12 17:36:543276 
引言
模擬電路中廣泛地包含電壓基準(reference voltage)和電流基準(current reference)。在數/模轉換器、模/數轉換器等電路中，基準電壓的精度直接決定著這些電路的
2010-09-30 10:11:554573 
在模擬及數/模混合集成電路設計中，電壓基準是非常重要的電路模塊之一，而通過巧妙設計的帶隙電壓基準更是以其與電源電壓、工藝、溫度變化幾乎無關的特點，廣泛應用
2010-11-02 09:40:442712 
1、MC1403型基準電壓源的應用
MC1403是美國摩托羅拉公司生產的高準確度、低溫漂、采用激光修正的帶隙
2010-12-09 13:58:213900 
低電壓高精度CMOS基準電流源設計
2011-01-24 15:10:17100 本文提出了一種新穎的曲率補償帶隙基準結構。通過3個具有不同溫度依賴性質的電流的適當疊加，從而產生一個具有極低溫度系數的參考電壓。
2011-05-09 09:20:472857 
基準電壓源是集成電路系統中一個非常重要的構成單元。結合近年來的設計經驗,首先給出了帶隙基準源曲率產生的主要原因,而后介紹了在高性能CMOS 帶隙基準電壓源中所廣泛采用的幾種
2011-05-25 14:52:4434 帶隙基準計算器(BGRC)是一個帶隙基準電路的設計和分析。所有的電路參數和輸出電壓的計算結溫的功能。惠普? 50G計算器或免費的PC模擬器，可以使用計算器
2011-08-10 10:13:332535 
基準電壓源電路作為模擬集成電路不可缺少的模塊，對其進行分析和研究具有重要意義。本文通過Hspice對四種MOS管基準電壓源電路進行仿真，給出了電路圖、電路參數和仿真結果。
2011-08-11 10:24:172383 
設計了一款帶隙基準電壓源，在LTspice下畫出原理圖，產生網表后，在Hspice下仿真，結果表明，溫度系數為9.14×10-16℃，電源電壓在3～5 V之間變化時，基準電壓在43 mV以內變化，滿足設計
2011-08-19 11:12:083485 文針對傳統基準電壓的低PSR以及低輸出電壓的問題，通過采用LDO與帶隙基準的混合設計，并且采用BCD工藝，得到了一種可以輸出較高參考電壓的高PSR(電源抑制)帶隙基準。
2011-08-23 10:28:084010 
基準電壓源是集成電路系統中一個非常重要的構成單元。結合近年來的設計經驗,首先給出了帶隙基準源曲率產生的主要原因,而后介紹了在高性能CMOS 帶隙基準電壓源中所廣泛采用的幾種
2011-09-27 14:30:5258 在傳統正溫度系數電流基礎上,增加兩種不同材料的電阻以實現帶隙基準的二階溫度補償,采用具有反饋偏置的折疊共源共柵運算放大器,使得所設計的帶隙基準電路,具有較高的精度和溫度
2012-02-13 15:31:1354 本文介紹了基準源的發(fā)展和基本工作原理以及目前較為常用的帶隙基準源電路結構。設計了一種基于Banba結構的基準源電路，重點對自啟動電路及放大電路部分進行了分析...
2012-05-24 15:18:2979 在傳統帶隙基準電壓源電路結構的基礎上，通過在運放中引入增益提高級，實現了一種用于音頻-A/D轉換器的CMOS帶隙電壓基準源。在一階溫度補償下實現了較高的電源抑制比（PSRR）和較
2012-10-10 14:49:5043 基于SMIC0.35 m的CMOS工藝，設計了一種高電源抑制比，同時可在全工藝角下的得到低溫漂的帶隙基準電路。首先采用一個具有高電源抑制比的基準電壓，通過電壓放大器放大得到穩(wěn)定的電壓，以提供給帶隙
2013-01-22 14:52:1252 介紹一種基于CSMC0.5 m工藝的低溫漂高電源抑制比帶隙基準電路。本文在原有Banba帶隙基準電路的基礎上，通過采用共源共柵電流鏡結構和引入負反饋環(huán)路的方法，大大提高了整體電路的
2013-05-27 16:29:0871 根據汽車發(fā)動機控制芯片的工作環(huán)境，針對常見的溫度失效問題，提出了一種應用在發(fā)動機控制芯片中的帶隙基準電壓源電路。該電路采用0.18 m CMOS工藝，采用電流型帶隙基準電壓源結構
2013-09-26 17:06:1233 1.8V供電8.2ppm%2f℃的0.18μmCMOS帶隙基準源
2015-11-10 10:19:336 一種高電源抑制低溫漂帶隙基準電路設計_于全東
2017-01-03 15:24:451 一種帶曲率補償的高精度帶隙基準源_李連輝
2017-01-07 21:45:570 一種高低溫高階曲率補償帶隙基準源_張華拓
2017-01-07 21:45:570 一種4階曲率補償低溫漂低功耗帶隙基準源_譚玉麟
2017-01-07 22:14:030 一種低溫度系數的全CMOS基準電流源_羅彥彬
2017-01-08 10:18:576 一種低溫漂低電源電壓調整率的基準電流源_唐俊龍
2017-01-08 10:18:577 低溫漂系數共源共柵CMOS帶隙基準電壓源_鄧玉斌
2017-01-08 10:24:075 一種低溫漂超低功耗帶隙基準電壓源_李連輝
2017-01-08 10:30:293 一種改進型低溫度系數帶隙基準源電路_范建功
2017-01-08 10:40:541 一種低功耗差動CMOS帶隙基準源
2017-01-14 12:38:406 具有溫度補償的帶隙基準源及其輸出緩沖器
2017-01-22 13:43:2715 介紹了一種低溫漂的BiCMOS帶隙基準電壓源及過溫保護電路。采用Brokaw帶隙基準核結構，通過二階曲率補償技術，設計的熱滯回差很好地防止了熱振蕩現象。
2017-09-07 20:15:2524 基準源廣泛應用于模擬和混合集成電路設計中，例如數據轉換器、PWM 控制器、振蕩器、運放和PLL 等。隨著電路越來越復雜、性能要求越來越高，高精度基準源已經成為很多模塊的關鍵部分。傳統的帶隙基準由具有
2017-10-31 10:31:2411 基準電壓源在DAC電路中占有舉足輕重的地位，其設計的好壞直接影響著DAC輸出的精度和穩(wěn)定性。而溫度的變化、電源電壓的波動和制造工藝的偏差都會影響基準電壓的特性。本文針對如何設計一個低溫度系數和高電源電壓抑制比的基準電壓源作了詳細分析。
2017-11-24 11:53:324331 
帶隙是導帶的最低點和價帶的最高點的能量之差。也稱能隙。帶隙越大，電子由價帶被激發(fā)到導帶越難，本征載流子濃度就越低，電導率也就越低帶隙主要作為帶隙基準的簡稱，帶隙基準是所有基準電壓中最受歡迎的一種
2017-11-24 15:45:2024801 
本文為大家介紹一個cmos無運放帶隙基準源電路。
2018-01-11 16:52:5018362 
本文根據基準源的精度必須好于DAC設計精度指標。利用負反饋和基本電流鏡等原理，合理設計電路的情況下得到了穩(wěn)定的PTAT電流，并根據帶隙基準電壓源的設計原理得到一個高精度和快速啟動的CMOS帶隙基準
2018-03-05 10:45:238888 
通過一階、二階、高階以及分段等方式進行補償，來提高基準源的精度[1]。本文基于一階補償后的基準電壓輸出特性，設計一個高低溫分段補償電路，帶隙基準源在寬的溫度范圍具有較低的溫度系數。同時，該補償方式還可以用于其他類似輸出特性的電路中，用以提高基準精度。
2018-06-26 08:06:007403 
本文首先介紹了帶隙基準是什么，然后分析了帶隙基準的原理。
2019-08-06 17:48:049471 
介紹了一種采用亞閾值mos晶體管和單bjt的低溫系數（tc）和大功率電源紋波抑制（psrr）cmos子帶隙基準電壓源（sub-bgr）電路。所提出的子bgr包括一種基于bjt的標度發(fā)射極基極電壓
2019-09-30 08:00:004 本論文設計的帶隙基準電壓源電路是LDO電源管理芯片的一個核心電路之一，蒂隙基準電路在DC-DC，A/D（模/數），D/A（數/模）等集成電路中都有廣泛的應用。LDO穩(wěn)壓器因其超低壓差，以及成熟
2019-12-04 16:36:4113 帶隙基準廣泛應用于模擬集成電路中。帶隙基準電路輸出的基準電壓可以為模擬集成電路提供穩(wěn)定的參考電壓或參考電流
2023-07-06 10:45:022507 
與溫度關系很小的電壓或者電流基準，在實際電路設計中具有重要的應用，比如在電流鏡結構中，需要對一“理想的”基準電流進行精確復制，這一“理想的”基準電流，一般由帶隙基準電路產生。
2023-07-06 11:32:147481 
為什么叫帶隙電壓？電壓型的帶隙與電流型的帶隙的區(qū)別？ 帶隙電壓是指半導體材料中價帶和導帶之間的能隙（帶隙）所對應的電壓值。在半導體物理學中，帶隙是一個很重要的概念。帶隙包含了電子的能量和位置
2023-09-20 17:41:214470 RS5025LV是一款低噪聲、高精度并具有超低溫漂的精密電壓基準源。它的初始精度高達千分之一，溫漂為3ppm/℃，不容易隨溫度波動。同時它的輸出電壓噪聲只有7.5uVpp/V，非常適用于一些精密系統
2023-09-26 15:23:101331 
、速度快等優(yōu)點，在眾多電子設備中應用廣泛。其中，基準電壓就是一個比較重要的參數，而基準電壓的溫度系數是指在不同溫度下電路帶來的基準電壓變化情況。 通常來說，CMOS電路中使用的帶隙基準技術，具有多晶硅、硅谷能帶、亞穩(wěn)態(tài)等技術，但是這些技術都存在著一定的溫度漂移問題。而在實際
2023-10-23 10:29:112367 JA3920是一款超低溫漂.寬壓輸入、高精度、輸出電壓為2.048V的全國產基準電壓源芯片。本基準電壓源既能吸收電流又能提供電流，并具有良好的線性和負載調節(jié)。
2023-11-03 11:17:041340 
電子發(fā)燒友網站提供《低噪聲、極低溫漂、高精度電壓基準REF50xx數據表.pdf》資料免費下載
2024-03-22 10:36:210 電子發(fā)燒友網站提供《低溫漂、低功耗、小型串聯電壓基準REF34xx數據表.pdf》資料免費下載
2024-03-27 11:27:290 以替代TI的REF5025/30/50/10) PCD6100是一款精密基準電壓源，該器件兼具穩(wěn)健的工作特性和極低的漂移與低噪聲。利用先進的曲率補償，該帶隙基準電壓源可實現 3ppm/°C 的漂移和可預知
2024-07-04 10:39:091844 
替換REF3125，電壓基準源應用于變頻器，溫漂15ppm/℃
2025-03-25 09:51:34637 
電子發(fā)燒友App
工商網監(jiān)
評論