關于PCB中EMC設計的問題，應該是諸多電子硬件工程師的一大心病。比如：PCB疊層時要如何考慮EMC？不同層數的板子在設計EMC的時候，需要考慮的東西是否一樣？考慮到大家對類似的問題都有疑問，那邊小編今天就整理了這篇關于如何做好PCB中EMC設計內容，希望對你們有所幫助。

　　一、器件的布局

　　在PCB設計的過程中，從EMC角度，首先要考慮三個主要因素：輸入/輸出引腳的個數，器件密度和功耗。

　　一個實用的規則是片狀元件所占面積為基片的20%，每平方英寸耗散功率不大于2W。

　　在器件布置方面，原則上應將相互有關的器件盡量靠近，將數字電路、模擬電路及電源電路分別放置，將高頻電路與低頻電路分開。

　　易產生噪聲的器件、小電流電路、大電流電路等應盡量遠離邏輯電路。對時鐘電路和高頻電路等主要干擾和輻射源應單獨安排，遠離敏感電路，輸入輸出芯片要位于接近混合電路封裝的I/O出口處。

　　高頻元器件盡可能縮短連線，以減少分布參數和相互間的電磁干擾，易受干擾元器件不能相互離得太近，輸入輸出盡量遠離。震蕩器盡可能靠近使用時鐘芯片的位置，并遠離信號接口和低電平信號芯片。

　　元器件要與基片的一邊平行或垂直，盡可能使元器件平行排列，這樣不僅會減小元器件之間的分布參數，也符合混合電路的制造工藝，易于生產。

　　在混合電路基片上電源和接地的引出焊盤應對稱布置，均勻地分布許多電源和接地的I/O連接。裸芯片的貼裝區連接到負的電位平面。

　　在選用多層混合電路時，電路板的層間安排隨著具體電路改變，但一般具有以下特征：

　　（1） 電源和地層分配在內層，可視為屏蔽層，可以很好地抑制電路板上固有的共模RF干擾，減小高頻電源的分布阻抗。

　　（2） 板內電源平面和地平面盡量相互鄰近，一般地平面在電源平面之上，這樣可以利用層間電容作為電源的平滑電容，同時接地平面對電源平面分布的輻射電流起到屏蔽作用。

　　（3） 布線層應盡量安排與電源或地平面相鄰以產生通量對消作用。

　　二、PCB走線

　　在電路設計中，往往只注重提高布線密度，或追求布局均勻，忽視了線路布局對預防干擾的影響，使大量的信號輻射到空間形成干擾，可能會導致更多的電磁兼容問題。

　　因此，良好的布線是決定設計成功的關鍵。

　　1、地線的布局

　　地線不僅是電路工作的電位參考點，還可以作為信號的低阻抗回路。

　　地線上較常見的干擾就是地環路電流導致的地環路干擾，解決好這一類干擾問題，就等于解決了大部分的電磁兼容問題。

　　地線上的噪音主要對數字電路的地電平造成影響，而數字電路輸出低電平時，對地線的噪聲更為敏感。

　　地線上的干擾不僅可能引起電路的誤動作，還會造成傳導和輻射發射。因此，減小這些干擾的重點就在于盡可能地減小地線的阻抗（對于數字電路，減小地線電感尤為重要）。

　　地線的布局要注意以下幾點：

　　（1） 根據不同的電源電壓，數字電路和模擬電路分別設置地線。

　　（2） 公共地線盡可能加粗。在采用多層厚膜工藝時，可專門設置地線面，這樣有助于減小環路面積，同時也降低了接受天線的效率。并且可作為信號線的屏蔽體。

　　（3） 應避免梳狀地線，這種結構使信號回流環路很大，會增加輻射和敏感度，并且芯片之間的公共阻抗也可能造成電路的誤操作。

　　（4） 板上裝有多個芯片時，地線上會出現較大的電位差，應把地線設計成封閉環路，提高電路的噪聲容限。

　　（5） 同時具有模擬和數字功能的電路板，模擬地和數字地通常是分離的，只在電源處連接。

　　2、電源電路的布局

　　一般而言，除直接由電磁輻射引起的干擾外，經由電源線引起的電磁干擾為常見。因此電源線的布局也很重要，通常應遵守以下規則。

　　（電源處理）

　　（1） 電源線盡可能靠近地線以減小供電環路面積，差模輻射小，有助于減小電路交擾。不同電源的供電環路不要相互重疊。

　　（2） 采用多層工藝時，模擬電源和數字電源分開，避免相互干擾。不要把數字電源與模擬電源重疊放置，否則就會產生耦合電容，破壞分離度。

　　（3） 電源平面與地平面可采用完全介質隔離，頻率和速度很高時，應選用低介電常數的介質漿料。電源平面應靠近接地平面，并安排在接地平面之下，對電源平面分布的輻射電流起到屏蔽作用。

　　（4） 芯片的電源引腳和地線引腳之間應進行去耦。去耦電容采用0.01uF的片式電容，應貼近芯片安裝，使去耦電容的回路面積盡可能減小。

　　（5） 選用貼片式芯片時，盡量選用電源引腳與地引腳靠得較近的芯片，可以進一步減小去耦電容的供電回路面積，有利于實現電磁兼容。

　　3、信號線的處理

　　在使用單層薄膜工藝時，一個簡便適用的方法是先布好地線，然后將關鍵信號，如高速時鐘信號或敏感電路靠近它們的地回路布置，對其它電路布線。

　　信號線的布置根據信號的流向順序安排，使電路板上的信號走向流暢。

　　如果要把EMI減到，就讓信號線盡量靠近與它構成的回流信號線，使回路面積盡可能小，以免發生輻射干擾。

　　低電平信號通道不能靠近高電平信號通道和無濾波的電源線，對噪聲敏感的布線不要與大電流、高速開關線平行。如果可能，把所有關鍵走線都布置成帶狀線。不相容的信號線（數字與模擬、高速與低速、大電流與小電流、高電壓與低電壓等）應相互遠離，不要平行走線。

　　信號間的串擾對相鄰平行走線的長度和走線間距極其敏感，所以盡量使高速信號線與其它平行信號線間距拉大且平行長度縮小。

　　導帶的電感與其長度和長度的對數成正比，與其寬度的對數成反比。

　　因此，導帶要盡可能短，同一元件的各條地址線或數據線盡可能保持長度一致，作為電路輸入輸出的導線盡量避免相鄰平行，在之間加接地線，可有效抑制串擾。低速信號的布線密度可以相對大些，高速信號的布線密度應盡量小。

　　（相鄰層盡量錯開平行組線）

　　在多層厚膜工藝中，除了遵守單層布線的規則外還應注意：

　　盡量設計單獨的地線面，信號層安排與地層相鄰。不能使用時，必須在高頻或敏感電路的鄰近設置一根地線。

　　分布在不同層上的信號線走向應相互垂直，這樣可以減少線間的電場和磁場耦合干擾;同一層上的信號線保持一定間距，用相應地線回路隔離，減少線間信號串擾。

　　每一條高速信號線要限制在同一層上。信號線不要離基片邊緣太近，否則會引起特征阻抗變化，而且容易產生邊緣場，增加向外的輻射。

　　4、時鐘電路處理

　　時鐘電路在數字電路中占有重要地位，同時又是產生電磁輻射的主要來源。

　　一個具有2ns上升沿的時鐘信號輻射能量的頻譜可達160MHz。因此設計好時鐘電路是保證達到整個電路電磁兼容的關鍵。

　　（時鐘電路）

　　關于時鐘電路的布局，有以下注意事項：

　　（1） 不要采用菊花鏈結構傳送時鐘信號，而應采用星型結構，即所有的時鐘負載直接與時鐘功率驅動器相互連接。

　　（2） 所有連接晶振輸入/輸出端的導帶盡量短，以減少噪聲干擾及分布電容對晶振的影響。

　　（3） 晶振電容地線應使用盡量寬而短的導帶連接至器件上;離晶振近的數字地引腳，應盡量減少過孔。

　　三、工藝和部件的選取

　　混合集成電路有三種制造工藝可供選擇，單層薄膜、多層厚膜和多層共燒厚膜。

　　薄膜工藝能夠生產高密度混合電路所需的小尺寸、低功率和高電流密度的元器件，具有高質量、穩定、可靠和靈活的特點，適合于高速高頻和高封裝密度的電路中，但只能做單層布線且成本較高。

　　多層厚膜工藝能夠以較低的成本制造多層互連電路， 從電磁兼容的角度來說，多層布線可以減小線路板的電磁輻射并提高線路板的抗干擾能力。

　　因為可以設置專門的電源層和地層，使信號與地線之間的距離僅為層間距離。這樣，板上所有信號的回路面積就可以降至，從而有效減小差模輻射。

　　其中多層共燒厚膜工藝具有更多的優點，是目前無源集成的主流技術。它可以實現更多層的布線，易于內埋元器件，提高組裝密度，具有良好的高頻特性和高速傳輸特性。

　　此外，與薄膜技術具有良好的兼容性，二者結合可實現更高組裝密度和更好性能的混合多層電路。

　　混合電路中的有源器件一般選用裸芯片，沒有裸芯片時可選用相應的封裝好的芯片，為得到的EMC特性，盡量選用表貼式芯片。

　　選擇芯片時在滿足產品技術指標的前提下，盡量選用低速時鐘。在HC能用時絕不使用AC，CMOS4000能行就不用HC。電容應具有低的等效串聯電阻，這樣可以避免對信號造成大的衰減。

　　混合電路的封裝可采用可伐金屬的底座和殼蓋，平行縫焊，具有很好的屏蔽作用。

　　為幫助大家做好電子、電氣產品電磁兼容性（EMC）電路設計，解決電磁干擾發射、信號傳導發射所導致的電路信號輻射問題，小編給大家精選了一份超干貨的電磁兼容EMC學習資料大禮包，包含70份+電磁兼容EMC經典電路資料、100分鐘手把手教你EMC分析與仿真視頻教程。