多層PCB通常用于高速、高性能的系統，其中一些層用于電源或地參考平面，這些平面通常是沒有分割的實體平面。無論這些層做什么用途，電壓為多少，它們將作為與之相鄰的信號走線的電流返回路徑。構造一個好的低阻抗的電流返回路徑重要的就是合理規劃這些參考平面的設計。圖1所示為一種典型多層PCB疊層配置。

　　信號層大部分位于這些金屬實體參考平面層之間，構成對稱帶狀線或是非對稱帶狀線。此外，板子的上、下兩個表面（頂層和底層），主要用于放置元件的焊盤，其上也有一些信號走線，但不能太長，以減少來自走線的直接輻射。

　　圖1 一種典型多層PCB疊層配置

　　通常用P表示參考平面層；S表示信號層；T表示頂層；B表示底層。下面以一個12層的PCB來說明多層PCB的結構和布局，如圖6－14所示，其層的用途分配為“T—P—S—P—s—P—S—P—S—s—P—B”。下面是一些關于多層PCB疊層設計的原則。

　　· 為參考平面設定直流電壓：解決電源完整性的一個重要措施是使用去耦電容，而去耦電容只能放置在PCB的頂層和底層，去耦電容的效果會嚴重受到與其相連的走線、焊盤，以及過孔的影響，這就要求連接去耦電容的走線盡量短而寬，過孔盡量短。如圖所示，將第2層設置成分配給高速數字器件（如處理器）的電源；將第4層設置成高速數字地；而將去耦電源放置在PCB的頂層；這是一種比較合理的設計。此外，要盡量保證由同一個高速器件所驅動的信號走線以同樣的電源層作為參考平面，而且此電源層為高速器件的電源。

　　· 確定多電源參考平面：多電源層將被分割成幾個電壓不同的實體區域，如圖所示中將第11層分配為多電源層，那么其附近的第10層和底層上的信號電流將會遭遇不理想的返回路徑，使返回路徑上出現縫隙。對于高速信號，這種不合理的返回路徑設計可能會帶來嚴重的問題。所以，高速信號布線應該遠離多電源參考平面。

　　· 多個地敷銅層可以有效地減小PCB的阻抗，減小共模EMI。

　　· 信號層應該和鄰近的參考平面緊密耦合（即信號層和鄰近敷銅層之間的介質厚度要很小）；電源敷銅和地敷銅應該緊密耦合。

　　· 合理設計布線組合：為了完成復雜的布線，走線的層間轉換是不可避免的，而把同一個信號路徑所跨越的兩個層稱為一個“布線組合”。信號層間轉換時要保證返回電流可以順利地從－個參考平面流到另一個參考平面。事實上，妤的布線組合設計是避免返回電流從一個參考平面流到另一個參考平面，而是簡單地從參考平面的一個表面流到另一個表面。如圖所示中，第3層和第5層、第5層和第7層，以及第7層和第9層都可以作為一個布線組合。但是把第3層和第9層作為一個布線組合就不是合理的設計，它需要返回電流從第4層耦合到第6層，再從第6層耦合到第8層，這條路徑對于返回電流并不通暢。盡管可以通過在過孔附近放置去耦電容或者減小參考平面間的介質厚度來減小地彈，但并非上策，在實際系統中可能還無法實現。

　　· 設定布線方向：在同一信號層上，保證大多數布線的方向是一致的，同時與相鄰信號層的布線方向正交。如圖所示中，可將第3層和第7層的布線方向設為“南北”走向，而將第5層和第9層的布線方向設為“東西”走向。

　　針對不同的系統，其疊層設計的配置有所不同，下面列出一些常用的配置，如表所示。

　　表 常用多層PCB疊層設計配置