1、MOS的由來

MOSFET又叫場效應晶體管，要想學好MOS管，首先我們要對標三極管來學。我們說，三極管有N管和P管，同樣的，MOS管也有N型和P型。這里重點介紹N型MOSFET。

注釋1:如何區(qū)分NMOS和PMOS？

中間箭頭指向G極的是NMOS，箭頭背向G極的是PMOS。且體二極管的方向始終與箭頭方向保持一致。

三極管是一個流控流型的器件，有電流必然會產生損耗，假設三極管這里的β只有10倍，如果Ic要求是100A，Ib至少要是1A，也就是說控制極就要是1A，如果我有10個，那就需要是10A，那這要很大的電源才能提供如此大的控制極電流，這個電路也就無法設計。

既然流控型不行，那么能不能做一個壓控型的呢？這個管子的導通不導通只關注電壓的閾值，那么這個時候就讓電流很小，就能解決這個問題。MOSFET應運而生。

對于MOSFET來說，GS內部有一個電容存在的。充滿電后，維持住這個電壓，那么就持續(xù)導通了。在充電過程中，是消耗電流和產生功耗的；當充電完成后，電容上是沒有電流的，沒有電流，則沒有損耗。那么，這個時候功耗很低了。

我們再來看一下DS，它之間可以等效成一個可變電阻。這個可變電阻，在關斷期間時，則阻值無窮大；在開通期間，則阻值無窮小。所以，DS之間也沒有功耗，即使一個很大的Id，但是乘以一個無窮小的電阻，它的功耗就很小。那么，這樣子也實現了放大，但是功耗也小，這就完美解決了三極管的問題。

2、MOS管的導通過程

2、1柵極無電壓

當柵極上沒有加偏置電壓時，源和漏之間存在兩個背靠背的串聯二極管。一個是由n+漏區(qū)和P型襯底之間的pn結形成的二極管，另一個是p型襯底與n源區(qū)之間的pn結形成的二極管。即使DS之間加上電壓，但是柵極無偏置電壓，這兩個背靠背的二極管將阻礙從漏到源的電流的產生。實際上，漏源之間的通路是一個阻值非常高的電阻（在10^12^Ω的數量級）。

注釋2：NMOS主要構造

上圖中p型襯底是一個為器件提供物理支撐（在集成電路中，它為整個電路提供支撐）的單晶硅圓片。在襯底上創(chuàng)建兩個重摻雜的n+源區(qū)和n+漏區(qū)。在源區(qū)和漏區(qū)之間，一薄層二氧化硅覆蓋在p型襯底之上，在氧化層上沉積一層金屬來形成器件的柵極電極。

2、2 施加偏置電壓Vth，創(chuàng)建電流溝道

如下圖所示，其中源極和漏極都接地，只在柵極（G）上加上一個正電壓。因為源極（S）接地，柵極電壓就相當于加在柵極和源極之間的VGS電壓。柵極電壓首先排斥柵極下面襯底區(qū)域中的空穴（帶正電），并留下載流子耗盡區(qū)域（帶負電）。該耗盡區(qū)域是與受主雜質原子相關聯的帶負電的束縛電荷。

同時，正柵極電壓從n+源區(qū)和n+漏區(qū)吸引電子進入溝道區(qū)域，當柵極下面的襯底附近積聚了足夠數量的電子時，就形成一個n型區(qū)，它連接源區(qū)和漏區(qū)。此時在源區(qū)和漏區(qū)之間加上電壓，在n型區(qū)域內就會有移動的電子形成的電流通道，此時電流溝道就創(chuàng)建完成，這種mosfe就稱為n溝道m(xù)osfet，或稱為NMOS。PMOS的形成同理。

在溝道區(qū)域積聚足夠數量的自由電子形成導電溝道時的電壓值稱為開啟電壓/閾值電壓，記為Vth。

2、3 施加一個小的V DS ，并逐步增加VGS

產生溝道后，在源和漏之間施加一個正電壓V DS ，VDS電壓引起電流iD流過n溝道，自由電子從源區(qū)向漏區(qū)流動，因此電流方向為從漏區(qū)指向源區(qū)。iD的大小取決于溝道中電子密度，而電子密度的大小又取決于VGS的大小。具體的說，當V GS =Vth時，剛剛形成溝道，此時的電流非常小可以忽略不計。當VGS超過Vth時，越來越多的電子被吸引到溝道中，造成電子密度逐步增加，溝道深度逐步增加，結果就是導致溝道的電阻減小，流過的電流iD增加。流出源極的電流就等于流入漏極的電流，而柵極電流為0.

所以通過下圖我們可以發(fā)現MOSFET在VDS較小時，D-S之間的電阻值與VGS電壓成反比，此時的器件就如同一個線性電阻。

2、4 VGS保持不變時，逐步增加VDS

此時仍然假定VGS大于Vth并保持不變，VDS相當于溝道長度兩端的電壓降，也就是說沿著溝道從源區(qū)到漏區(qū)電壓從0逐步增加到V DS 。因此，在柵極和沿溝道的點之間的電壓從源端的VGS減小到漏端的V GS -V DS ，因為溝道深度取決于此電壓，所以此時的溝道深度不在均勻，溝道深度從源區(qū)向漏區(qū)逐步較小。在源端最深，在漏端最窄。隨著VDS增大，溝道變得越來越尖，并且電阻也相應地增加。因此i D -VDS曲線不再是直線。，當VDS增大到使柵極和漏端的電壓差減小為Vth時（即V GS -V DS =Vth時），在漏端的溝道深度減為0，溝道被夾斷。繼續(xù)增大VDS不會對溝道的形狀產生太大影響，此時的iD也達到了飽和不在增加。

因此當MOSFET工作與V GS >Vth時，漏極電流iD與漏極電壓VDS之間的關系如下圖所示：

3、Vth電壓該怎么測？

一般在MOSFET的datasheet中查看Vth值時，在最后面都標注了 Test Condition，不同廠家的測試要求有些出入，要根據實際要求進行測量。以上圖DMT6030LFDF的Vth測量為例，TestCondition要求主要有兩點：

① V DS =V ~GS ~ ,要求D端電壓等于G端電壓，那么我們可以直接將D端與G端進行短接。

② I D =250uA，要求在D-S通過250uA的電流，因此就需要電源和負載，來產生電流。

測試設備 ：直流電源；高精度電子負載；萬用表

測試步驟： 測試方法參考下圖，短接G-D端，在D-S端串入直流電源和負載，設置負載恒流模式，Load=250uA。同時使用萬用表測試G-S端電壓。

環(huán)境搭建完成后，啟動負載拉載，從0開始逐步增加電壓源電壓，當電子負載Load=250uA時，記錄此時的萬用表電壓即為Vth。

注意事項：

① 線路連接盡可能短，減少線路損耗；

**② **電子負載恒流模式使用低量程，保證拉載電流的準確性。

**③ **部分電子負載的設置最小電流不能達到uA級別（主要取決硬件設施允不允許你使用的負載可以達到這個精度），可以設置拉載電流為1mA或者負載的最小拉載電流，然后逐步增加電源電壓，觀察負載拉載電流達到250uA時（此時電流并未達到設置拉載值），記錄電壓表測量值。