從人類的角度來看，幾代人過得很慢，在人們的記憶中，從“嬰兒潮一代”到X到千禧一代（Y？）和Z，現在奇怪的是“A”。我想他們只是用完了字母。然而，在半導體領域，代際發展更快，自 4 年 750 月推出 2020V SiC FET 以來，SiC FET 現已達到第 <> 代。

第 3 代器件是市場領先的，關于它們相對于硅和 GaN 器件的優勢已經寫了很多，但 SiC 距離其理論性能極限還有一段路要走，因此第 4 代 SiC FET 級聯碼不可避免地以更好的性能進入世界。然而，對更快、更低損耗的開關的需求需要小心處理以避免過沖和振鈴，因此EMI抑制是一個重要的考慮因素。讓我們回顧一下這些改進并討論一些應用程序挑戰。

雷達上的第 4 代改進

第 4 代 SiC FET 以多種方式改進第 3 代，最容易用“雷達”圖表來說明。

以大約6毫歐的器件為例，首先要注意的是額定電壓增加到750V。這在整流線路應用中提供了有用的額外安全裕度，其中工作電壓的峰值可能遠遠超過400V，浪涌和尖峰可能會使其更高。反向回收能量Qrr幾乎減半，從而在硬開關應用中顯著節省損耗，總開關能量也同樣降低。動態節能是由于更小的芯片，提供更好的品質因數RDS（on） x A，并且芯片尺寸比第35代收縮3%，也提高了晶圓良率，從而提高了經濟性。為了保持較小芯片從結到外殼的熱阻仍然合理，我們使用銀燒結芯片粘接和先進的晶圓減薄技術。短路耐受時間增加了一倍以上，最低導通電阻 750V/6mOhm FET 的體二極管浪涌電流額定值也是如此。有趣的是，導通電阻隨溫度的增加高于第 3 代，但從較低的值開始，正是這種效應實際上有助于短路耐受時間額定值。同樣相關的是，第 4 代器件的導通和關斷開關能量為正溫度系數，而第 3 代器件為負，但第 4 代的 Eon 值低于第 3 代，并且在額定工作條件和溫度下，Eoff 的溫度系數相似。

生成 EMI 解決方案

SiC FET的極速是降低動態損耗所必需的，但高di/dt和dV/dt會帶來與電路寄生電感相互作用的高EMI風險。這會產生振鈴和過沖，從而降低電壓裕量并使EMC合規性成為一個問題，因此通常需要邊沿速率控制。傳統解決方案涉及引入串聯電阻來驅動柵極，但這會損害效率，增加延遲時間，并減少高頻軟開關電路中的最小導通時間和控制范圍。更好的解決方案是在漏極到源極之間安裝一個小型RC緩沖器，從而限制過沖和阻尼振鈴，而不會引入額外的損耗。在網站上查找用戶指南，以獲取一些推薦值，作為不同條件下不同設備的起點，RC 值非常小。對于軟開關應用，只需一個電容器就足夠了。

并聯SiC FET會引起柵極電路中的振蕩，緩沖器有助于通過降低邊沿速率來防止這種情況，但也建議為每個器件以及導通和關驅動狀態使用單獨的柵極電阻。柵極連接中的串聯鐵氧體磁珠也是一種安全的解決方案，此外還有高頻直流母線去耦的良好實踐，以及具有優化電壓和本地去耦的魯棒柵極驅動器。

第 4 代碳化硅 FET 具有支持系列

他們說，每一代人都比上一代人更成熟，“A一代”不超過12歲，已經比絕大多數“嬰兒潮一代”更精通IT。第 4 代 SiC FET 附帶大量支持數據、應用說明和 UnitedSiC 在線 FET-Jet 計算器?，能夠指導您的器件選擇并顯示可用性能改進的實際價值。