TTL和CMOS中△I噪聲的產生過程與基本特點分析

隨著數字電路向高集成度、高性能、高速度、低工作電壓、低功耗等方向發展，數字電路中的△I噪聲正逐步成為數字系統的主要噪聲源之一，因此研究△I噪聲的產生過程與基本特點，對認識△I噪聲特性進而抑制△I噪聲具有實際意義。

反相器是數字設計的核心。本文從反相器入手，分析了TTL和CMOS中△I噪聲的產生過程與基本特點。

1 △I噪聲的產生

1.1 TTL中△I噪聲的產生

TTL反相器的基本電路如圖1所示。在穩定狀態下，輸出Vo分別為高電平VOH和低電平VOL時，電源提供的電流IH和IL是不同的，而且都比較小。取VIL=0.2V、VIH≥3.4V、VBE=0.7V、VCE（sat）=0.1V、VD2=0.7V，根據TTL反相器的工作原理［5］，可計算出IH≈1mA、IL≈3.4mA。

TTL和CMOS中△I噪聲的產生過程與基本特點分析

在動態情況下，特別是當輸出電平由低向高轉換過程中，因T5原來工作在深度飽和狀態，故T4的導通必然先于T5的截止，這樣就出現了短時間內T4和T5同時導通的狀態（電源與地之間形成低阻通路），有很大的瞬時電流流經T4和T5，使電源電流出現尖峰脈沖。

若在V1從高跳變為低的瞬間，T5尚未脫離飽和導通狀態而T4已飽和導通，則可計算出電源電流尖峰脈沖的峰值IP1≈34.7mA。

由上述分析可得到TTL反相器的電源電流尖峰脈沖的波形如圖2所示。

TTL反相器的輸出端存在負載電容CL，當反相器的輸出電平由低向高轉換時，T4導通、T5截止，電源經T4向CL充電，也形成電源電流尖峰脈沖，其幅值IP2≈CL×△Vo/△t，△Vo和△t分別為反相器的典型輸出轉換電壓和轉換時間。

當驅動線較長、傳輸延遲超過脈沖上升時間時，IP2≈△Vo/Zo，Zo為驅動線的特性阻抗。

當反相器輸出為高電平時，CL上可充電至接近電源電壓;而其輸出電平由高向低轉換時，T4截止、T5導通，CL通過T5和接地線放電，從而形成地電流尖峰脈沖。

1.2 CMOS中△I噪聲的產生

據CMOS反相器的工作原理可知，在穩定狀態下，電源提供的電流極小，一般可以忽略不計;而在動態情況下，如果取VDD》VGS（th）N+VGS（th）P，VIH≈VDD，VIL≈0，那么當VI從VIL轉換到VIH和從VIH轉換到VIL的過程中，都將經過短暫的VGS（th）N〈VI〈VDD-VGS（th）P的狀態。在此狀態下，TP和TN同時導通，從而在電源與地之間形成瞬時的低阻通路，瞬時電流iT流經TP和TN，形成電源電流尖峰脈沖，如圖3所示。

CMOS反相器的輸出端也存在負載電容CL。當CMOS反相器的輸出電平由低向高轉換時，TP導通、TN截止，電源經TP向CL充電，也形成電源電流尖峰脈沖，如圖4中的iP所示;當CMOS反相器的輸出電平由高向低轉換時，TP截止、TN導通，CL通過TN和接地線放電，也形成地電流尖峰脈沖，如圖4中的iN所示。

綜上所述，無論是TTL反相器，還是CMOS反相器，在動態情況下，都存在三種原因引起的電流尖峰脈沖。前兩種原因引起的電流尖峰脈沖通過電源分配網絡（Power Distribution Network），而且電流尖峰脈沖會發生疊加，形成更強的電流尖峰脈沖。后一種原因引起的電流尖峰則脈沖則通過接地導線。

在大多數情況下，無論是TTL門還是CMOS門，由負載電容充電較之兩管同時導通所引起的電流尖峰脈沖所造成的影響大得多。這些電流尖峰脈沖（典型的噪聲源）稱為△I噪聲電流。由于數字電路的電源分配網絡和接地導線存在寄生電感和寄生電阻，所以△I噪聲電流流過時，即產生△I噪聲電壓（自感電勢和歐姆電壓降）。為簡便起見，將△I噪聲電流和△I噪聲電壓都稱為△I噪聲。

2 △I噪聲的基本特點

2.1 △I噪聲是固有的

由△I噪聲的產生過程可見，△I噪聲是由數字電路的電路結構和工作過程決定的，且是固有的。恰當的器件設計，只能在一定程度上減?。ǘ鵁o法消除）△I噪聲［6］。

以CMOS反相器為例，電源電流尖峰脈沖的強度，一方面由器件的飽和電流決定，因而直接正比于晶體管的尺寸;另一方面與輸入和輸出斜率之比密切相關。由于晶體管的尺寸取決于數字IC的工藝，所以下面具體分析后一種因素的影響。

考慮到CMOS反相器的輸入電平由低向高轉換，首先假設負載電容很大，所以輸出的下降時間明顯大于輸入的上升時間。在這種情況下，輸入在輸出開始改變之前就已經通過了過渡區。由于在這一時期CMOS管TP的源-漏電壓近似為零，因此TP甚至還沒有傳導任何電流就斷開了。在這種情況下TP的短路電流接近于零;相反，即負載電容CL非常小，因此輸出的下降時間明顯小于輸入的上升時間。TP的源-漏電壓在轉換期間的大部分時間內等于VDD，從而引起了最大的短路電流（等于TP的飽和電流）。這代表了最不利情況下的條件。

可見，使輸出的上升時間/下降時間大于輸入的上升/下降時間，可使電源電流尖峰脈沖的強度減小。但是，輸出的上升時間/下降時間太大會降低電路的速度并在扇出門中引起短路電流。所以，在數字設計時只能認真權衡后做出折衷。

2.2 △I噪聲會發生疊加

數字系統中往往有很多個邏輯門，要對所有邏輯門的工作狀態的組合情況進行預測和分析是非常困難的，因而通常考慮最不利的情況，即假設所有的邏輯門在某一固定頻率同時向同一方向轉換工作狀態。由于數字系統中的很多邏輯門一般共用電源，所以當系統中多個邏輯門同時轉換工作狀態時，它們引起的電流尖峰脈沖將發生疊加，可能引起極強的△I噪聲。

假設CMOS電路板上有100個邏輯門，每個邏輯門的負載電容為10pF，轉換時間為5ns，則所有負載電容同時充電（最不利的情況）引起的電流峰值為△I=NCL×△V/△t=100×10pF×5V/5ns=1A。

盡管在數字系統中大量的邏輯門同時轉換工作狀態的可能性較小，但這種可能性確實存在。數字系統的規模越大，這種可能性也越大，一旦出現，引起的后果也越嚴重。然而，規模越來越大正是數字電路的重要發展趨勢之一。

2.3 △I噪聲是寬帶噪聲源

△I噪聲是持續時間很短的尖脈沖。為分析其頻譜，可以將其近似為三角形脈沖。設E為噪聲的強度、tr為邏輯門的上升（或下降）時間，則三角形脈沖的頻譜可寫為：