同步RS觸發(fā)器在R、S同時為1且同時失效后，觸發(fā)器狀態(tài)不確定，說明其功能仍不完善。D觸發(fā)器針對這一問題作出改進(jìn)，解決了觸發(fā)器狀態(tài)不確定的問題。

由于只要令R、S不同時為1，觸發(fā)器就不會出現(xiàn)狀態(tài)不穩(wěn)定，最簡單的方法就是令S=/R，此時僅將S作為輸入端（用D表示），就得到了D觸發(fā)器。仍然是由RS觸發(fā)器演變而來，是RS 觸發(fā)器S=/R的特例，其電路結(jié)構(gòu)和邏輯符號如圖所示。

圖 同步D觸發(fā)器

工作原理如下：

①CP＝0期間，與非門G3、G4被封鎖，/RD=1，/SD=1。因此，無論輸入信號R、S如何變化，都不會影響觸發(fā)器的輸出Q和/Q，即觸發(fā)器狀態(tài)保持不變。

②CP=1期間，與非門G3、G4打開，觸發(fā)器輸出狀態(tài)隨D而變化，完成置0、置1和保持等三種邏輯功能。

CMOS主從D觸發(fā)器電路組成及邏輯符號

圖　CMOS主從D觸發(fā)器

（a）邏輯電路 （b）邏輯符號

CMOS集成D觸發(fā)器特點：

· 結(jié)構(gòu)上，是主從觸發(fā)器，由兩個帶使能端D觸發(fā)器構(gòu)成；

· 性能上，是上升沿觸發(fā)的邊沿觸發(fā)器，由上升沿前的D輸入和當(dāng)時的狀態(tài)決定輸出如何翻轉(zhuǎn)；

· 雖然是主從觸發(fā)器，但是沒有一次翻轉(zhuǎn)的問題。

· 異步置1置0信號時高電平有效。

d觸發(fā)器邏輯電路及符號詳解

一。電路組成及其工作原理

（一）電路組成及邏輯符號

1.電路組成

圖4.4.1 邊沿D觸發(fā)器

（a）邏輯電路 （b）曾用符號 （c）國標(biāo)符號

圖4.4.1所示是用兩個同步D觸發(fā)器級聯(lián)起來構(gòu)成的邊沿D觸發(fā)器，它雖然具有主從結(jié)構(gòu)形式，但卻是邊沿控制的電路。

2.邏輯符號

圖4.3.1（b）所示是曾用邏輯符號，圖4.3.1（c）所示是國家標(biāo)準(zhǔn)規(guī)定的邏輯符號.CP端的小圓圈表示下降沿觸發(fā)。

（二）工作原理

圖4.4.1（a）所示為具有主從結(jié)構(gòu)形式的邊沿D觸發(fā)器，由兩個同步D觸發(fā)器組成，主觸發(fā)器受CP操作，從觸發(fā)器用。。管理。

1. CP=0時的情況

CP=1時，門。。被封鎖，門。。打開，從觸發(fā)器的狀態(tài)決定于主觸發(fā)器，…輸入信號D被拒之門外。

2. CP=1時的情況

CP=1時，門。。打開，門。。被封鎖，從觸發(fā)器保持原來狀態(tài)不變，D信號進(jìn)入主觸發(fā)器。但是要特別注意，這時主觸發(fā)器只跟隨而不鎖存，即。。跟隨D變化，D怎么變。。也隨之怎么變。

3. CP下降沿時刻的情況

CP下降沿到來時，將封鎖門。。打開門。。主觸發(fā)器鎖存CP下降時刻D的值即。。隨后將該值送入從觸發(fā)器，使Q=D，。。

4. CP下降沿過后的情況

CP不降沿過后，主觸發(fā)器鎖存的CP下降沿時刻D的值顯然將保持不變，而從觸發(fā)器的狀態(tài)當(dāng)然也不可能發(fā)生變化。

綜上所述可得

式（4.4.1）就是邊沿D觸發(fā)器的特性方程，CP下降沿時刻有效，注意，式的的。。只能取CP下降時刻輸入信號D的值。

與主從觸發(fā)器中情況一樣，在邊沿D觸發(fā)器中也設(shè)置有異步輸入端…用于直接復(fù)位，稱為直接復(fù)位端或清0端，。。用于直接置位，叫做直接置位端或置1端。圖4.4.2所示是其邏輯符號。

圖4.4.2 帶異步輸入端的邊沿D觸發(fā)器的邏輯符號

（a） 曾用符號 （b）國標(biāo)符號

邏輯符號中：異步輸入端的小圓圈表示低電平有效，若無小圓圈則表示高電平有效;CP端有小圓圈表示下降沿觸發(fā)，若無小圓圈則表示上升沿觸發(fā)