D觸發(fā)器不同應用下的電路圖

D 觸發(fā)器或數(shù)據(jù)觸發(fā)器是一種觸發(fā)器，它只有一個數(shù)據(jù)輸入“D”和一個時鐘脈沖輸入，這種觸發(fā)器也稱為延遲觸發(fā)器，經(jīng)常用于許多時序電路，如寄存器、計數(shù)器等。下面一起來了解一下D觸發(fā)器不同應用下的電路圖。

一、使用D觸發(fā)器的移位寄存器

觸發(fā)器也是單個寄存器，當一個寄存器設計有多個觸發(fā)器時，可以存儲一位，可以容納更多位數(shù)據(jù)。最后，移位寄存器是一種用于存儲或傳輸數(shù)據(jù)的邏輯電路。

移位寄存器設計有不同數(shù)量的觸發(fā)器，數(shù)據(jù)可以從左到右或從右到左傳送。它可以有并行輸入或串行輸入和串行輸出或并行輸出。移位寄存器也可以設計為D觸發(fā)器。

二、使用 D 觸發(fā)器的串行輸入串行輸出移位寄存器

在這種類型的寄存器中，輸入是一次一位串行，輸出也是串行一位。

帶D觸發(fā)器的串行輸入串行輸出移位寄存器設計

每個觸發(fā)器一次只能存儲一位，因此對于 4 位移位寄存器，需要四個觸發(fā)器。如上所示，串行數(shù)據(jù)通過第一個觸發(fā)器的 D 應用到所有剩余的觸發(fā)器。當一系列數(shù)據(jù)輸入寄存器時，每一位都隨著時鐘脈沖的每個正沿提供給下一個觸發(fā)器，并且隨著每個時鐘脈沖，串行數(shù)據(jù)從一個觸發(fā)器移動到下一個觸發(fā)器。

三、2 位移位寄存器使用 D 觸發(fā)器

下圖是可以存儲或傳輸2位數(shù)據(jù)的2位移位寄存器的示意圖。其中輸入數(shù)據(jù)和輸出數(shù)據(jù)都是串行的，所以它是一個串行輸入串行輸出（SISO）兩位移位寄存器，輸入數(shù)據(jù)的過程從寄存器的最低有效位開始，數(shù)據(jù)輸入隨著時鐘脈沖的每個正沿進入寄存器。

使用D觸發(fā)器的移位寄存器

三、使用 D 觸發(fā)器的并行輸入串行輸出移位寄存器

下面是 4 位移位寄存器的 XNUMX 條不同的數(shù)據(jù)線；每個 D 觸發(fā)器都有其單獨的輸入。數(shù)據(jù)以并行方式送入各個寄存器。對于每個時鐘脈沖，數(shù)據(jù)位都移向此處的輸出 Z。輸出以串行序列形式輸出。并行輸入串行輸出（PISO）移位寄存器可以進行兩種數(shù)據(jù)加載：同步加載和異步加載。有了這個移位寄存器，就可以將并行形式的數(shù)據(jù)轉(zhuǎn)換成串行形式的數(shù)據(jù)。

并行輸入串行輸出移位寄存器電路圖

四、使用 D 觸發(fā)器的 4 位雙向移位寄存器

一個 4 位雙向移位寄存器是一種移位寄存器，其中數(shù)據(jù)位可以根據(jù)需要從左向右或從右向左移位。當Right/Left為高電平時，該電路作為右移位寄存器工作，當它為低電平時，該電路作為左移位寄存器，數(shù)據(jù)隨著該類型寄存器中時鐘脈沖的每個正沿而移位。

用D觸發(fā)器設計的4位雙向移位寄存器示意圖

五、使用 D 觸發(fā)器的 4 位通用移位寄存器

這是一個雙向移位寄存器，其中輸入可以串行或并行方式饋送，輸出也可以串行或并行方式。這就是為什么它被稱為通用移位寄存器。此外，它可以開發(fā)一個D觸發(fā)器，如通用移位寄存器的給定圖所示。

使用d觸發(fā)器的通用寄存器電路圖

六、使用D觸發(fā)器的偽隨機序列發(fā)生器

偽噪聲序列不是真正隨機的；它是一個有待確定的有限長度的周期性二進制序列。該 PN序列發(fā)生器可以設計一個線性反饋移位寄存器，而在移位寄存器中，數(shù)據(jù)隨著每個時鐘周期從左向右移位。

使用 d 觸發(fā)器的 PN 序列發(fā)生器設計偽噪聲序列發(fā)生器采用D觸發(fā)器和異或門設計；這里的位隨著時鐘從左向右移位，第三個 D 觸發(fā)器的輸出和第二個 D 觸發(fā)器的輸出一起異或并作為輸入饋送到第一個 D 觸發(fā)器。PN 序列隨著所用觸發(fā)器的數(shù)量而增加。

七、雙邊沿觸發(fā) D 觸發(fā)器

雙邊沿或雙邊沿觸發(fā) D 觸發(fā)器是一種時序電路，可以從時鐘脈沖的正負沿選擇數(shù)據(jù)。雙邊沿觸發(fā) D 觸發(fā)器可以由兩個 D 觸發(fā)器設計為一個正極。正沿 D 觸發(fā)器輸出饋入一個輸入數(shù)據(jù)，負沿 d 觸發(fā)器輸出饋入多路復用器的另一個輸入數(shù)據(jù)。