DAC及其緩沖器有助于提升系統性能與簡化設計 - 全文

　　本文將考察一款新型精密16位DAC,同時針對性能可與變壓器媲美的高速互補電流輸出DAC的輸出緩沖談一些想法。

　　電壓開關式16位DAC提供低噪聲、快速建立時間和更出色的線性度

　　基于突破性10位CMOSAD7520--推出已近40年--的電阻梯乘法DAC最初用于反相運算放大器，而放大器的求和點 (IOUTA) 則提供了方便的虛擬地(圖1)。

　　圖1. CMOS乘法DAC架構

　　然而，在某些限制條件下，它們也可用于提供同相電壓輸出的電壓開關配置其中，運算放大器用作電壓緩沖器(圖2)。此處，基準電壓VIN施加于OUT,輸出電壓VOUT,則由VREF提供。后來不久即出現了針對這種用途而優化的12位版本。

　　圖2. 電壓開關模式下的乘法DAC

　　快速推進到現在：隨著單電源系統的不斷普及，設計師面對一個挑戰，即在維持高電壓下的性能水平的同時控制功耗。對能用于這種模式的更高分辨率(最高16位)的器件的需求也日益增加。

　　在電壓開關模式下使用乘法DAC的顯著優勢是不會發生信號反相，因此，正基準電壓會導致正輸出電壓。但當用于該模式時，R-2R梯形架構也存在一個缺陷。相對于同一DAC用于電流導引模式的情況，與R-2R梯形電阻串聯的N溝道開關的非線性電阻將導致積分線性度(INL)下降。

　　為了克服乘法DAC的不足并同時保持電壓開關的優勢，人們開發出了新型的高分辨率DAC,比如AD5541A,(如圖3所示)。AD5541A采用一個部分分段的R-2R梯形網絡和互補開關，在16位分辨率下可實現±1-LSB精度，在?40°C至+125°C的整個額定溫度范圍內均無需調整，其噪聲值為11.8 nV/√Hz,建立時間為1?s.

　　圖3. AD5541A架構

　　性能特點

　　建立時間：圖4和圖5比較了乘法DAC在電壓模式下的建立時間以及AD5541A的建立時間。當輸出上的容性負載最小時，AD5541A的建立時間約為1?s.

　　圖4. 乘法DAC的建立時間

　　圖5. AD5541A的建立時間

　　噪聲頻譜密度：表1比較了AD5541A和乘法DAC的噪聲頻譜密度。AD5541A在10kHz下的性能略占優勢，在1 kHz下優勢非常明顯。

　　表1. AD5541A與乘法DAC的噪聲頻譜密度

　　積分非線性：積分非線性(INL)衡量DAC的理想輸出與排除增益和失調誤差之后的實際輸出之間的最大偏差。與R-2R網絡串聯的開關可能會影響INL.乘法DAC一般采用NMOS開關。當用于電壓開關模式時，NMOS開關的源極連接至基準電壓，漏極連接至梯形電阻，柵極由內部邏輯驅動(圖6)。

　　圖6. 乘法DAC開關

　　要使電流在NMOS器件中流動， VGS必須大于閾值電壓， VT.在電壓開關模式下， VGS = VLOGIC – VIN必須大于VT = 0.7 V.

　　乘法DAC的R-2R梯形電阻設計用于將電流平均分配至各個引腳。這就要求總接地電阻(從各引腳頂部看)完全相同。這可以通過調節開關來實現，其中，各個開關的大小與其導通電阻成比例。如果一個引腳的電阻發生變化，則流過該引腳的電流將發生變化，結果導致線性度誤差。VIN不能大到會使開關關閉的程度，但必須足以使開關電阻保持低位，因為VIN的變化會影響VGS 從而導致導通電阻發生非線性變化，如下所示：

　　導通電阻的這種變化會使電流失衡，并使線性度下降。因此，乘法DAC上的電源電壓不能減少太多。相反，基準電壓超過AGND的值不得高于1V,以維持線性度。對于5V電源，當從1.25V基準電壓變化至2.5V基準電壓時，線性度將開始下降，如圖7和圖8所示。當電源電壓降至3V時，線性度將完全崩潰，如圖9所示。

　　圖7. INL of IOUT 乘法DAC在反相模式下的INL,( VDD = 5 V, VREF = 1.25 V)

　　圖8. INL of IOUT乘法DAC在反相模式下的INL(VDD = 5 V, VREF = 2.5 V)

　　圖9. 乘法DAC在反相模式下的INL( VDD = 3 V, VREF = 2.5 V)

　　為了減少這種影響，AD5541A采用互補NMOS/PMOS開關，如圖10所示?，F在，開關的總導通電阻來自NMOS和PMOS開關的共同貢獻。如前所示，NMOS開關的柵極電壓由內部邏輯控制。內部產生的電壓，VGN,設置理想柵極電壓，以使NMOS的導通電阻與PMOS的相平衡。開關的大小通過代碼調節，以使導通電阻隨代碼調節。因此，電流將上下調節，精度將得以維持。由于基準輸入的阻抗隨代碼變化，因此，應通過低阻抗源驅動。

　　圖10. 互補NMOS/PMOS開關

　　圖11和圖12所示為AD5541A在5 V和2.5 V基準電壓下的INL性能。

　　圖11. AD5541A的INL( VDD = 5.5 V, VREF = 5 V)

　　圖12. AD5541A的INL( VDD = 5.5 V, VREF = 2.5 V)

　　如圖13和圖14所示，線性度在較寬的基準電壓和電源電壓下變化極小。DNL行為與INL類似。AD5541A線性度的額定范圍以溫度和電源電壓為基礎;基準電壓可能從2.5V變化至電源電壓。

　　圖13. AD5541A INL與電源電壓

　　圖14. AD5541A INL與基準電壓

　　AD5541A的更多詳情

　　AD5541A串行輸入、單電源、電壓輸出nanoDAC+數模轉換器提供16位分辨率和±0.5LSB典型積分/微分非線性特性。特別適合將乘法DAC用于電壓開關模式的應用。在額定溫度范圍和電源電壓范圍內均有優異表現，可實現出色的線性度，并可用于需要精密直流性能和快速建立時間的3V至5V系統。采用2V至電源電壓范圍內的外部基準電壓時，無緩沖電壓輸出可以將60kΩ負載從0V驅動至VREF.該器件可以在1?s內建立至? LSB,噪聲為11.8nV/√Hz,并具有低毛刺特性，非常適合部署在各種醫療、航空航天、通信和工業應用中。其3線式低功耗SPI串行接口能夠以高達50 MHz時鐘速率工作。AD5541A采用2.7V至5.5V單電源供電，功耗僅125?A.它提供8引腳和10引腳LFCSP及10引腳MSOP封裝，額定溫度范圍為–40°C至+125°C,千片訂量報價為6.25美元/片。

　　高速電流輸出DAC緩沖器

　　變壓器通常被認為是將高速電流輸出DAC的互補輸出轉換為單端電壓輸出的最佳選擇，因為變壓器不會增加噪聲，也不會消耗功率。盡管變壓器在高頻信號下表現良好，但它們無法處理許多儀表和醫療應用所需要的低頻信號。這些應用要求一個低功耗、低失真、低噪聲的高速放大器，以將互補電流轉換成單端電壓。此處展示的三個電路接受來自DAC的互補輸出電流，并提供單端輸出電壓。將后兩者的失真與變壓器解決方案進行比較。

　　差分放大器： AD8129和AD8130差分轉單端放大器(圖15)用于第一個電路(圖16)。它們在高頻下具有極高的共模抑制性能。AD8129在增益為10或以上時保持穩定，而AD8130則在單位增益下保持穩定。它們的用戶可調增益可以由， RF 和 RG.兩個電阻的比值來設置。AD8129和AD8130在引腳1和引腳8上具有很高的輸入阻抗，不受增益設置的影響?；鶞孰妷?(VREF, 引腳4)可以用來設置偏置電壓，該偏置電壓被乘以與差分輸入電壓相同的增益。

　　圖15. AD8129/AD8130差動放大器

　　圖16. 采用AD8129/AD8130的DAC緩沖器

　　方程1和方程2所示為放大器的輸出電壓與DAC的互補輸出電流之間的關系。端接電阻RT,執行電流-電壓轉換;RF 與RG 之比決定了增益。 VREF 在方程2中被設為0.

　(1)

(2)

　　在圖16中，該電路采用一個四通道高速、低功耗、14位DAC,其中，互補電流輸出級將提高速度，降低低功耗DAC的失真。

　　圖17展示的是電路的無雜散動態范圍(SFDR)，它是頻率的函數，采用DAC和AD8129,其中，RF = 2k?, RG = 221?, RT = 100?, 且VO = 8Vp-p, 兩個電源電壓對應的不同值。此處選擇了AD8129,因為它提供較大的輸出信號，在G = 10時保持穩定，與AD8130相比，具有較高的增益帶寬積。兩種情況下，SFDR一般都要好于55dB,超過10MHz,在低電源電壓下，約有>3dB的改善。

　　圖17. DAC和AD8129的失真 VO = 8 V p-p

　　單位增益下的運算放大器：第二個電路(圖18)采用了一個高速放大器與兩個 RT電阻。該放大器只是通過， RT將互補電流I1和 I2, 轉換成單端輸出電壓， VO這個簡單的電路不允許以放大器為增益模塊放大信號。

　　圖18. 采用運算放大器的簡單差分到單端轉換器

　　方程3所示為VO 與DAC輸出電流之間的關系。失真數據通過與RT并聯的5pF電容進行測量

(3)

　　為了展示這個電路的性能，DAC與ADA4857 和 ADA4817 運算放大器配對，其中T = 125? (and CT = CF = 5 pF與RT 并聯，以實現穩定性和低通濾波)。單通道ADA4857-1和雙通道ADA4857-2為單位增益穩定型、高速、電壓反饋放大器，具有低失真、低噪聲和高壓擺率等特點。作為眾多應用(包括超聲、ATE、有源濾波器、ADC 驅動器等)的理想解決方案，其帶寬為850 MHz,壓擺率為2800 V/μs,0.1%建立時間為10ns--全部都是在5mA的靜態工作電流下實現。ADA4857-1和ADA4857-2具有寬工作電壓范圍(5V至10V)，特別適合需要寬動態范圍、精密、高速度和低功耗的系統

　　ADA4817-1(單通道)和ADA4817-2(雙通道)FastFET?放大器是具有FET輸入的單位增益穩定、超高速電壓反饋型運算放大器。它們采用ADI公司的專有超快速互補雙極性(XFCB)工藝制造，具有超低的噪聲(4nV/√Hz和2.5fA/√Hz)和極高的輸入阻抗。其輸入電容為1.3pF,最大失調電壓為2mV,功耗低(19mA)，?3dB帶寬較寬(1050MHz)，非常適合數據采集前端、光電二極管前置放大器以及其他寬帶跨阻應用。它們具有5V至10V的寬電源電壓范圍，可采用單電源或雙電源供電，適合包括有源濾波、ADC驅動和DAC緩沖在內的各種應用。

　　圖19比較了該電路在VO = 500mV p-p 時相對于一個采用變壓器的電路的失真和頻率之間的關系。變壓器的失真低于放大器，后者的增益在高頻下不斷下降，但采用變壓器的失真卻在低頻下不斷變差。在此，可在有限范圍內實現接近90dB的SFDR,在高達10MHz時優于70dB.

　　圖19. DAC、ADA4857和ADA4817的失真 VO = 500 mV p-p, RL = 1 k?

　　具有增益運算放大器：第三個電路(圖20)也使用了相同的高速運算放大器，但所含電阻網絡拉遠了放大器與DAC之間的距離，支持增益設置，并可以利用VREF1和 VREF2兩個基準電壓之一調整輸出偏置電壓。

　　圖20. 支持增益和偏置功能的差分到單端轉換

　　方程4定義了DAC輸出電流與放大器輸出電壓在 VREF1 = VREF1 = 0. 時的關系。為了匹配DAC之外的放大器網絡的輸入阻抗RT1 和 RT2, 兩個端接電阻必須單獨設置，同時要考慮放大器的特性。

(4)

　　圖21比較了放大器在這種配置下的失真以及變壓器電路的失真。 RT1 = 143?, RT2 = 200 ?,RF = RG = 499?, CF = 5pF出于穩定性和高頻濾波考慮--且 RL = 1k?. 在此ADA4817的性能可與變壓器在高頻下的性能相媲美，在最高70MHz時，其SFDR可維持在優于-70dBc的水平。與變壓器相比，兩個運算放大器都能維持出色的低頻保真。