?

　　本文設(shè)計了一種采用增益增強結(jié)構(gòu)的帶開關(guān)電容共模反饋的折疊式共源共柵跨導運算放大器，可用于流水線結(jié)構(gòu)的A/D中。出于對性能及版圖因素的考慮，采用了單端放大器作為增益提高輔助放大器。并通過改進共模負反饋電路，使得放大器輸出共模反饋電壓穩(wěn)定更快，抖動更小。本設(shè)計在Cadence環(huán)境下對運放的電路和版圖進行了仿真。結(jié)果表明，放大器的各項性能參數(shù)達到了理想的效果。

　　1 電路結(jié)構(gòu)的分析與設(shè)計

　　CMOS跨導運算放大器常用結(jié)構(gòu)有兩級放大結(jié)構(gòu)、套筒結(jié)構(gòu)和折疊共源共柵結(jié)構(gòu)等形式。兩級放大結(jié)構(gòu)的運放電路結(jié)構(gòu)雖然具有高增益、高擺幅等優(yōu)點，但由于每一級至少引入一個極點，為了保障整個放大器的相頻特性滿足要求，需要額外的頻率補償電路，從而提升了放大器的電流和功耗，限制了放大器帶寬，同時降低了放大器速度，因此不能滿足本設(shè)計中對于運放帶寬和速度的要求。套筒式結(jié)構(gòu)雖然具有較高的增益、較好頻率特性及較低功耗，但是受到結(jié)構(gòu)限制，其輸出擺幅和共模輸入范圍小，不滿足設(shè)計要求。折疊式共源共柵結(jié)構(gòu)針對套筒結(jié)構(gòu)輸出擺幅小的缺點進行改進，通過增加電路支數(shù)，提高功耗，在提供較高的增益前提下，又滿足了大帶寬、高擺幅和高速的要求。通過對折疊共源共柵結(jié)構(gòu)應用增益增強技術(shù)，可以在不影響信號帶寬、壓擺率和相位特性的情況下進一步提高電路直流增益。因此，針對本設(shè)計的特殊要求，選取了應用增益增強技術(shù)的折疊式共源共柵結(jié)構(gòu)。

　　1.1 主運放電路

　　本文設(shè)計的折疊共源共柵運算放大器如圖1所示。M0，M1為差分輸入對管;M2為差分對管恒流源;M4，M5為電流源;M6，M7為共柵管;M8，M10，M58，M59為共源共柵電流源負載。由于NMOS管的載流子遷移率更高，采用NMOS管作差分輸入級可提高運放增益和帶寬。

?

　　當無增益提高輔助運放時，主運放的小信號電壓增益為：

?

　　可見，與基本的恒流源負載放大電路相比，輸出節(jié)點的輸出電阻增大gmRout倍，所以共源共柵結(jié)構(gòu)的運算放大器能夠提供高增益。