設計對準誤差

設計對準作為一個振蕩頻率建立中的誤差來源常常被忽視。為了充分利用現有的頻率調諧范圍，調諧邊界必須相對于預期的振蕩頻率相對稱。在建立這個中心點時的任何誤差，主要是由元件模型的初始值或平均值的不精確性而引起，都會降低可用的調諧范圍。為了在各種溫度、電源電壓、元件容差等條件下保證振蕩頻率，調諧范圍必須足夠寬，以便容納該誤差。

可以利用振蕩頻率公式計算出總的頻率誤差，只需對其中的每項元素乘以一個比例因子即可：?

還有一個最簡單的辦法可以計算出各種不同誤差所造成的頻率偏移，那就是利用一個電子數據表程序，其中包含了詳細的基于L、C電路參數的振蕩頻率公式。

頻率偏移和調諧范圍

頻率調諧范圍可通過改變調諧電壓獲得，從VTUNE(LOW)到VTUNE(HIGH)，具有高、低頻率邊界(fHIGH和fLOW)和一個位于fHIGH和fLOW中點的“中心”頻率(fCENTER) (圖5)。理想情況下，調諧范圍應安排在使fCENTER恰好位于期望頻率的位置(圖5a)。然而，元件誤差和設計對準誤差可能會使頻率調諧區間發生偏移。

如果在最差情況下，系統提供的調諧電壓不足，不能獲得足夠的頻率調諧范圍，則期望的振蕩頻率就無法達到(圖5b)。顯然，仔細確定調諧范圍需求是很有必要的。這可通過以下方法實現，首先計算出所有誤差源所引起的頻率偏差，然后確定最差情況下的fLOW < fOSC且fHIGH > fOSC (圖5c)。

圖5. 調諧范圍和頻率偏移

設計驗證

線路板布局和元件選擇完成之后，還需要對設計進行驗證和測試(項目甚至超過多數RF電路)。通常，你必須檢查調諧范圍、啟動性能、相位噪聲等等性能是否符合設計要求。此外，測試必須基于一個統計有效的生產流程數量之上，以便確定調諧范圍和平均中心頻率，以及它們相對于預期振蕩頻率的相對位置。

所有這些工作都是得到一個穩定的、可重復生產并具有預期性能的設計所必需的。這項任務通常需要多次反復，因此，往往要花費數月的時間才能得到一個可以接受、并具有生產價值的分立元件設計。開發一個免調節IF VCO要求仔細的電路設計、各種誤差源的周詳考慮、電路板的驗證以及生產過程監控等，以確保設計的可實施性。現在，Maxim已開發出新款IC來迎接這個挑戰(將在第二部分中介紹)，解決了VCO的設計難題，同時顯著縮短了實現免調節IF VCO所必需的時間。

本文的第二部分將介紹這種IC及其開發，并就其應用及性能情況加以詳細討論(工程期刊，版本40)。同時包括一個簡潔、小巧、廉價的應用實例。