(1)pwm波形品質不好

　　在功率放大器輸出pwm波形的低電平部分出現間歇性的干擾噪聲，表現為出現頻率較為固定的不規(guī)則毛刺，伴隨噪聲的出現往往能聽到力矩電機電刷打火出現的“茲茲”聲，同時電機的輸出力矩減小。當毛刺幅值較大且出現頻繁時，電機的輸出力矩損失非常大。

　　(2)圖像閃白

　　在對模擬目標進行圓周跟蹤的過程中，顯示器圖像出現閃白現象，表現為圖像中有閃爍的亮點和多條不規(guī)則的橫向條紋，圖像的清晰度降低，隨著跟蹤速度的提高，閃白現象更加嚴重且頻繁出現。不但給圖像處理帶來困難，而且影響跟蹤的穩(wěn)定性，必須采取合適的抗電磁干擾措施。

　　(3)跟蹤不穩(wěn)定

　　當跟蹤速度加快時，平臺在俯仰軸和方位軸上出現間歇性的抖動現象，導致圖像隨之抖動。該系統(tǒng)是一個閉環(huán)跟蹤系統(tǒng)，圖像的抖動又加劇了平臺框架的抖動。跟蹤速度越快，抖動越頻繁，抖動幅度也越劇烈，當跟蹤速度達到一定數值時，已不能保證圖像時刻位于視場的中央，平臺框架的抖動有時會造成圖像突然逸出視場，逸出速度超出了系統(tǒng)的最大跟蹤速度，導致跟蹤過程丟失目標。

　　4 電磁干擾抑制技術

　　電磁干擾抑制技術就是圍繞電磁干擾三要素，根據具體情況，有針對性地采取相應措施，歸納起來就是三條：一是抑制電磁干擾源;二是切斷電磁干擾耦合途徑;三是降低電磁敏感設備的敏感性。根據電磁兼容理論和對本系統(tǒng)電磁環(huán)境的分析，我們分別對干擾源、干擾耦合途徑和敏感設備采取了以下措施：

　　(1)抑制干擾源

　　根據功放輸出pwm波形干擾噪聲和電機電刷打火在時間上的同步性，判斷對pwm波形干擾是由電機電刷打火造成的。為此，我們在電機電刷之間加了一個起濾波作用的瓷片電容，如圖3所示，瓷片電容的容值一般可選10nf或100nf。

?

　　為了抑制pwm功率放大器功率轉換電路中電力電子器件開關時產生的di/dt、du/dt和電壓、電流浪涌，降低電路尖峰噪聲對其它電路的影響，我們?yōu)閜wm功率放大器設計了rc緩沖網絡(rcsnubbernetwork)，如圖4所示。緩沖網絡改變了電力電子器件的開關軌跡，減小了di/dt、du/dt和電壓、電流浪涌，起到了抑制干擾的作用[3]。緩沖網絡中的電阻應選用功率電阻，一般選用功率1w以上、阻值為一百至數百歐的電阻就能滿足要求。根據本系統(tǒng)電機驅動的電壓和功率要求，這里選用了1w/100ω的功率電阻。電容容值的選取也有一定的規(guī)則，若容值太小，則對干擾的吸收作用不明顯，若容值太大，又會使緩沖網絡中電阻消耗的能量增加，如果所選電阻的額定功率不夠大，有可能燒壞電阻。經過實驗驗證，功率電阻選用1w/100ω時，電容容值應小于100nf，這里選用了1nf的多層陶瓷電容，也可根據實際濾波效果選擇更大容值的電容。

?

　　系統(tǒng)中功率放大電路pcb的設計是一個非常值得討論的問題，因為在功率放大電路中，不僅大功率信號眾多，而且信號電壓和電流都比較大(本系統(tǒng)中pwm功率放大器輸出的高低電壓分別為27v和0v，輸出電流達到了2安培以上)。除此之外，功率放大器輸出信號還具有很高的di/dt、du/dt及浪涌電壓、浪涌電流，若不對pcb布局和走線進行精心設計，有可能會對其它電路造成較大的電磁干擾，甚至連自身的正常工作都變得不可能。根據筆者的設計經驗，對該pcb進行了電磁兼容性設計，提高了電路性能。這些設計包括：

　　盡量采用多層電路板。這里功率放大電路部分pcb采用了四層板結構，設計了單獨的電源層和地層，并采用單點接地。這樣做有諸多好處：有利于減小信號環(huán)路面積;有利于增強pcb的電磁屏蔽效果;有利于增加大信號走線的間距。如果板上器件密度足夠低的話，甚至可以將pcb的上下表面均作為地平面，中間兩層作為信號層和電源層，信號層上的電源用寬線走線，這可使電源電流的路徑阻抗較低，而信號路徑的阻抗也較低，增強了對電磁干擾的抑制效果[1]。

　　不同的功能電路應分區(qū)布局，模擬電路和數字電路分區(qū)布局，盡量減少信號交連。大信號電路和小信號電路分區(qū)布局，盡量減少它們之間的耦合。

　　在布線時，應注意盡量減小信號環(huán)路面積，盡量增加信號線間的走線間距，特別是大信號與小信號，開關信號與模擬信號之間的走線間距。同時大信號用寬線走線，減小走線長度，避免兩個信號線之間出現大段平行，以減小互感。功率放大器的輸入信號與輸出信號盡量不要出現平行走線。