完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>
標簽 > vhdl
VHDL全名Very-High-Speed Integrated Circuit Hardware Description Language,誕生于1982年。1987年底,VHDL被IEEE和美國國防部確認為標準硬件描述語言 。
文章:308個 瀏覽:131702次 帖子:562個
淺談VHDL/Verilog的可綜合性以及對初學者的一些建議
最近在寫代碼的時候總是在思考,我寫的這個能被綜合嗎?總是不放心,或是寫完了綜合的時候出問題,被搞的非常煩惱,雖然看了一些書,比如對組合邏輯用阻塞賦值,時...
高層次綜合(High Level Synthesis, HLS)是Xilinx公司推出的最新一代的FPGA設計工具,它能讓用戶通過編寫C/C++等高級語...
隨著科學研究與技術開發(fā)市場化,采用傳統(tǒng)電子設計手段在較短時間內(nèi)完成復雜電子系統(tǒng)設計,已經(jīng)越來越難完成了。EDA(EleCTRonICs Design A...
本文介紹了一種以FPGA 為基礎的數(shù)字密碼鎖。采用自頂向下的數(shù)字系統(tǒng)設計方法, 將數(shù)字密碼鎖系統(tǒng)分解為若干子系統(tǒng), 并且進一步細劃為若干模塊, 然后用硬...
2015-08-04 標簽:FPGAVHDLQuartus II 1.0萬 0
當前業(yè)內(nèi)領先的FPGA公司里工作的應用工程師每天都會面對很多設計問題,而且他們已經(jīng)提出了一些將令你的設計工作變得更輕松的設計指導原則和解決方案。掌握FP...
基于CPLD和VHDL的智能撥號報警系統(tǒng)的設計與實現(xiàn)
本文采用CPLD控制核心實現(xiàn)了智能報警系統(tǒng)。由于利用EDA技術進行系統(tǒng)設計,外圍器件少、體積小、功耗低、可靠性高。通過修改VHDL源程序就可以增加一些新...
2013-02-20 標簽:CPLD報警系統(tǒng)VHDL 1.2萬 0
基于FPGA和VHDL的微型打印機控制器的設計和實現(xiàn)
硬件電路以FPGA為中心,實現(xiàn)存儲器的接口電路設計,以及對打印機的并口接口電路設計。設計的微型打印機的控制器已經(jīng)系統(tǒng)調(diào)試,該控制器具有較強的移植性,打印...
基于Altera公司EPM240芯片的智能撥號報警系統(tǒng)設計
本文采用CPLD控制核心實現(xiàn)了智能報警系統(tǒng)。由于利用EDA技術進行系統(tǒng)設計,外圍器件少、體積小、功耗低、可靠性高。通過修改VHDL源程序就可以增加一些新...
2013-01-17 標簽:CPLD報警系統(tǒng)VHDL 4k 0
基于Xilinx FPGA和VHDL的數(shù)字秒表設計與仿真實現(xiàn)
文中著重介紹了一種基于FPGA利用VHDL硬件描述語言的數(shù)字秒表設計方法,在設計過程中使用基于VHDL的EDA工具ModelSim對各個模塊仿真驗證,并...
文中在FPGA芯片中嵌入MC8051 IP Core,作為控制核心,利用Verilog HDL語言進行編程,設計了以MC8051 IPCore為核心的控...
本文介紹了一種利用FPGA實現(xiàn)DC~100 MHz的自動切換量程數(shù)字等精度頻率計的實現(xiàn)方法,并給出實現(xiàn)代碼。整個系統(tǒng)在研制的CPLD/FPGA實驗開發(fā)系...
基于Altera CPLD的水輪發(fā)電機組轉速監(jiān)控系統(tǒng)的設計
電子發(fā)燒友網(wǎng)核心提示 :本文給出了采用CPLD的水輪發(fā)電機組轉速監(jiān)控系統(tǒng)的設計原理和VHDL的語言描述,該設計具有結構簡單、成本低和抗干擾性能強等特點。...
本系統(tǒng)是用CPLD實現(xiàn)的智能數(shù)字電壓表。隨著EDA技術的廣泛應用,CPLD已成為現(xiàn)代數(shù)字系統(tǒng)設計的主要手段,CPLD目前正朝著更高速、更高集成度、更強功...
隨著計算機與微電子技術的發(fā)展,電子設計自動化EDA領域已成為電子技術發(fā)展的主體,數(shù)字系統(tǒng)的設計正朝著速度快、容量大、體積小、重量輕的方向發(fā)展
2011-09-26 標簽:VHDL 8.3k 0
摘要:采用數(shù)字化技術、在測控系統(tǒng)中用IP核實現(xiàn)D/A轉換,并且在1片可編程邏輯器件中實現(xiàn)。它不受溫度的影響,既可保持高分辨率,又可降低對電路精度和穩(wěn)
各種 IP Core和參考設計 以下各種 IP Core和參考設計是由相關設計者提供,可以免費下載學習或使用。 [使用注意事項] 大部分設計是針
換一批
編輯推薦廠商產(chǎn)品技術軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術 | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |