完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > vhdl
VHDL全名Very-High-Speed Integrated Circuit Hardware Description Language,誕生于1982年。1987年底,VHDL被IEEE和美國國防部確認(rèn)為標(biāo)準(zhǔn)硬件描述語言 。
文章:308個 瀏覽:131716次 帖子:562個
通過采用VHDL語言進(jìn)行MTM總線主模塊有限狀態(tài)機的設(shè)計與仿真驗證
MTM總線(Module Testing and Maintenance bus,MTMbus)是一種同步、串行、用于系統(tǒng)級的背板測試及維護總線,可以實...
深入淺出玩轉(zhuǎn)FPGA視頻:Quartus II調(diào)用ModeSim仿真實例
ModeSim是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。它采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核仿真技術(shù),編譯仿真速...
基于FPGA的SPI串行方式自動發(fā)送技術(shù)設(shè)計
SPI接口應(yīng)用十分廣泛,在很多情況下,人們會用軟件模擬的方法來產(chǎn)生SPI時序或是采用帶SPI功能模塊的MCU。但隨著可編程邏輯技術(shù)的發(fā)展,人們往往需要自...
基于可編程邏輯器件和VHDL語言實現(xiàn)算術(shù)邏輯單元的設(shè)計
隨著可編程邏輯器件的發(fā)展,F(xiàn)PGA的應(yīng)用已經(jīng)越來越廣泛,且用可編程邏輯器件代替?zhèn)鹘y(tǒng)的普通集成電路已成為一種發(fā)展的趨勢??删幊踢壿嬈骷﨔PGA以其高集成度...
文中在FPGA芯片中嵌入MC8051 IP Core,作為控制核心,利用Verilog HDL語言進(jìn)行編程,設(shè)計了以MC8051 IPCore為核心的控...
采用VHDL語言結(jié)合CPLD器件實現(xiàn)異步串行通訊控制器的設(shè)計
串行通信實際上就是兩臺電子設(shè)備之間一位一位地發(fā)送和接收數(shù)據(jù),它分為同步通信和異步通信兩類。異步串行通信無需數(shù)據(jù)時鐘、幀同步時鐘等時鐘信號,數(shù)據(jù)的發(fā)送和接...
采用VHDL預(yù)言實現(xiàn)基于Petri網(wǎng)的并行控制器設(shè)計并進(jìn)行仿真驗證
Petri網(wǎng)是離散事件系統(tǒng)建模的重要工具,本文使用硬件描述語言VHDL實現(xiàn)了基于Petri網(wǎng)的并行控制器。文中通過一個液位控制系統(tǒng)實例具體介紹了這一方法...
基于EDA的數(shù)字電路設(shè)計之計數(shù)電路控制信號
PLD設(shè)計中,原理圖輸入比較直觀。效率高,但設(shè)計大規(guī)模CPLD時顯得很繁瑣。當(dāng)進(jìn)行大規(guī)模CPLD設(shè)計時通常選擇文本輸入方式。如前所述,文本輸入有AHDL...
基于FPGA設(shè)計的智能控制器VHDL設(shè)計及測試
由于FPGA在智能控制器方面的大量使用,設(shè)計后的測試便成了設(shè)計者在開發(fā)過程中必須重點考慮的問題,同時,一種好的測試方法不僅能及早發(fā)現(xiàn)設(shè)計中存在的問題,而...
圖像傳感器TCDl206的特點結(jié)構(gòu)分析及通過VHDL實現(xiàn)驅(qū)動脈沖的設(shè)計
TCDl206是二相電極的雙溝道線型CCD,其結(jié)構(gòu)原理如圖1所示。中間一排是由多個光敏二極管構(gòu)成的光敏陣列,有效單元為2 160位,其作用是接收照射到C...
采用VHDL語言實現(xiàn)卷積碼編解碼器設(shè)計
數(shù)字信息在有噪信道中傳輸時,會受到噪聲干擾的影響,誤碼總是不可避免的。為了在已知信噪比的情況下達(dá)到一定的誤碼率指標(biāo),在合理設(shè)計基帶信號,選擇調(diào)制、解調(diào)方...
采用VHDL語言與FPGA實現(xiàn)衛(wèi)星同步數(shù)字復(fù)接系統(tǒng)的設(shè)計
便攜式衛(wèi)星通信,要求實現(xiàn)平臺集成度高、速度快、功耗小、體積小和成本低。現(xiàn)場可編程門陣列(FPGA) 在結(jié)構(gòu)上由邏輯功能塊排列為陣列,并由可編程的內(nèi)部連線...
在FPGA芯片上使用VHDL語言實現(xiàn)UART模塊的設(shè)計
在數(shù)據(jù)采集系統(tǒng)中, 常需要進(jìn)行異步串行數(shù)據(jù)傳輸,目前廣泛使用的RS232異步串行接口,如8250、NS16450等專用集成芯片,雖然使用簡單,卻有占用電...
基于梯形圖的VHDL設(shè)計方法進(jìn)行CPLD的開發(fā)設(shè)計
順序控制邏輯電路廣泛應(yīng)用于機器人、全自動家用電器、工業(yè)自動化設(shè)備及其它自動化裝置中,它常采用CPLD器件進(jìn)行設(shè)計與實現(xiàn)。
基于VHDL的串口RS232電路設(shè)計 隨著電子技術(shù)的發(fā)展,現(xiàn)場可編程門陣列 FPGA和復(fù)雜可編程邏輯器件CPLD的出現(xiàn),使得電子系統(tǒng)的設(shè)計者利用與器件相...
基于EP1C6Q240C8的FPGA芯片實現(xiàn)電子測試系統(tǒng)的設(shè)計
本文采用的是ALTERA公司的EP1C6Q240C8型號的FPGA,整個體統(tǒng)采用模塊化設(shè)計的思想,將各個模塊用VHDL語言描述出來再進(jìn)行連接。
FPGA工程師手記:FPGA系統(tǒng)設(shè)計黃金法則
當(dāng)前業(yè)內(nèi)領(lǐng)先的FPGA公司里工作的應(yīng)用工程師每天都會面對很多設(shè)計問題,而且他們已經(jīng)提出了一些將令你的設(shè)計工作變得更輕松的設(shè)計指導(dǎo)原則和解決方案。掌握FP...
2013-07-17 標(biāo)簽:FPGAFPGA設(shè)計C語言 2.4k 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |