完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:12943個 瀏覽:636609次 帖子:8005個
如何實現(xiàn)基于FPGA Vivado的74系列IP封裝呢?
雙擊桌面圖標打開Vivado 2017.2,或者選擇開始>所有程序>Xilinx Design Tools> Vivado 2017....
2023-07-30 標簽:fpgaFPGA設(shè)計TCL 1.4k 0
基于FPGA Vivado的數(shù)字鐘設(shè)計(附源工程)
工程建立完畢,我們需要將lab2這個工程所需的IP目錄文件夾復(fù)制到本工程文件夾下。本工程需要兩個IP目錄:74LSXX_LIB與Interface。74...
現(xiàn)代飛機座艙顯示技術(shù)的發(fā)展日新月異,需要顯示各種傳感器信息的數(shù)據(jù)已經(jīng)達到海量規(guī)模。飛行員在不同飛行時段獲得的信息也越來越多,為了使飛行員能夠在某特定的飛...
基于Digilent basys 3開發(fā)板的FPGA示波器設(shè)計
首先,AD模塊對模擬信號進行采樣,觸發(fā)電路根據(jù)采樣信號判斷觸發(fā)條件(例如:上升沿觸發(fā))。滿足觸發(fā)條件后,連續(xù)采樣一定數(shù)量的點(本系統(tǒng)中為640個點),存...
設(shè)計一個8位數(shù)碼管靜態(tài)顯示:采用共陽極(低電平點亮)8段數(shù)碼管,控制八位數(shù)碼管讓其以00000000、11111111、22222222一直到FFFFF...
狀態(tài)機的基礎(chǔ)知識依然強烈推薦mooc上華科的數(shù)字電路與邏輯設(shè)計,yyds!但是數(shù)電基礎(chǔ)一定要和實際應(yīng)用結(jié)合起來,理論才能發(fā)揮真正的價值。我們知道FPGA...
氮化鎵(GaN)被認為是自硅以來影響最大的半導(dǎo)體創(chuàng)新產(chǎn)品,該材料能夠在比傳統(tǒng)半導(dǎo)體材料高得多的電壓下工作。更高的電壓意味著更高的效率,因此基于GaN的R...
對于一個軟件開發(fā)人員,可能聽說過 FPGA,甚至在大學(xué)課程設(shè)計中,可能拿FPGA做過計算機體系架構(gòu)相關(guān)的驗證,但是對于它的第一印象可能覺得這是硬件工程師...
復(fù)位信號是什么意思?復(fù)位信號的作用?詳解Xilinx FPGA復(fù)位信號那些事
復(fù)位信號幾乎是除了時鐘信號外最常用的信號了,幾乎所有數(shù)字系統(tǒng)在上電的時候都會進行復(fù)位,這樣才能保持設(shè)計者確定該系統(tǒng)的系統(tǒng)模式的狀態(tài),以便于更好的進行電子...
FPGA Vivado-TLC549驅(qū)動設(shè)計介紹
在生活中,數(shù)模轉(zhuǎn)換的例子到處可見。但是在我們做FPGA設(shè)計時,需要對數(shù)字信號進行處理,但是,不是所有的信號都是以數(shù)字信號的形式體現(xiàn)的,比如光信號、聲信號...
2023-07-27 標簽:fpgaFPGA設(shè)計寄存器 1.8k 1
如何使用FPGA來設(shè)計智能網(wǎng)卡(SmartNIC)?
智能服務(wù)器適配器或智能網(wǎng)卡(SmartNIC)通過從服務(wù)器的CPU上卸載網(wǎng)絡(luò)處理工作負載和任務(wù),提高云端和私有數(shù)據(jù)中心中的服務(wù)器性能。
2023-07-27 標簽:處理器fpgaFPGA設(shè)計 2.6k 0
現(xiàn)代邏輯設(shè)計中,時序邏輯設(shè)計是核心,而寄存器又是時序邏輯的基礎(chǔ),下面將介紹幾種常見的寄存器的Verilog設(shè)計代碼供初學(xué)者進行學(xué)習(xí)理解。
信號發(fā)生器能夠產(chǎn)生頻率波形可調(diào)的信號輸出,目前僅限于1Hz~4999Hz頻率范圍,波形可選擇三角波,方波,鋸齒波,以及正弦波。本系統(tǒng)在Basys3上構(gòu)建...
本系列整理數(shù)字系統(tǒng)設(shè)計的相關(guān)知識體系架構(gòu),為了方便后續(xù)自己查閱與求職準備。對于FPGA和ASIC設(shè)計中,D觸發(fā)器是最常用的器件,也可以說是時序邏輯的核心...
FPGA學(xué)習(xí)之vivado邏輯分析儀的使用
其中待測設(shè)計就是我們整個的邏輯設(shè)計模塊,在線邏輯分析儀也同樣是在FPGA設(shè)計中。通過一個或多個探針來采集希望觀察的信號。然后通過JTAG接口,將捕獲到的...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |