完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場(chǎng)可編程門(mén)陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。
文章:12942個(gè) 瀏覽:636554次 帖子:8005個(gè)
FPGA (Field Programmable Gate Array) 是一種可編程邏輯器件,它可以被重新配置以執(zhí)行特定的功能。CRC (Cyclic...
2024-01-04 標(biāo)簽:fpga數(shù)據(jù)傳輸crc 3.1k 0
當(dāng)FPGA下載失敗且沒(méi)有任何提示時(shí),這可能是由于多種原因?qū)е碌摹T谶@篇文章中,我們將詳細(xì)討論可能的解決方法。 首先,我們需要明確的是,“FPGA下載失敗...
2024-01-04 標(biāo)簽:fpga計(jì)算機(jī)電線 4.2k 0
視覺(jué)相機(jī)是機(jī)器智能/自動(dòng)化的關(guān)鍵,NVIDIA Jetson支持多個(gè)合作伙伴的Camera,這些相機(jī)包括USB、以太網(wǎng)、MIPI等接口的相機(jī)。
什么是串口(UART)?串口的組成和FPGA實(shí)現(xiàn)
串口作為常用的三大低速總線(UART、SPI、IIC)之一,在設(shè)計(jì)眾多通信接口和調(diào)試時(shí)占有重要地位。
2024-01-03 標(biāo)簽:fpga接口計(jì)數(shù)器 2.1萬(wàn) 0
AMD下一代FPGA Chiplet關(guān)鍵技術(shù)分析
模擬有數(shù)十億個(gè)晶體管的現(xiàn)代SoC相當(dāng)耗費(fèi)資源,依芯片大小和復(fù)雜性,可能需要跨越多個(gè)機(jī)架、數(shù)十甚至數(shù)百個(gè)FPGA。
AMD Vitis? Libraries Vision L3 Isppipeline U50流程示例
Vitis Vision 庫(kù)是一組 90 多個(gè)內(nèi)核,基于 OpenCV 計(jì)算機(jī)視覺(jué)庫(kù),針對(duì) AMD FPGA、AMD AI Engine? 和 AMD ...
2024-01-03 標(biāo)簽:fpgasoc計(jì)算機(jī)視覺(jué) 2.1k 0
FPGA(可編程邏輯門(mén)陣列)是一種集成電路芯片,具有可編程的數(shù)字邏輯功能。多功能數(shù)字鐘系統(tǒng)利用FPGA技術(shù)實(shí)現(xiàn)了時(shí)鐘的顯示、計(jì)時(shí)、報(bào)時(shí)等功能。本文將詳細(xì)...
在進(jìn)行布局約束前,通常會(huì)對(duì)現(xiàn)有設(shè)計(jì)進(jìn)行設(shè)計(jì)實(shí)現(xiàn)(Implementation)編譯。在完成第一次設(shè)計(jì)實(shí)現(xiàn)編譯后,工程設(shè)計(jì)通常會(huì)不斷更新迭代,此時(shí)對(duì)于設(shè)計(jì)...
11個(gè)金律輕松搞定DCDC電源轉(zhuǎn)換電路設(shè)計(jì)
搞嵌入式的工程師們往往把單片機(jī)、ARM、DSP、FPGA搞的得心應(yīng)手,而一旦進(jìn)行系統(tǒng)設(shè)計(jì),到了給電源系統(tǒng)供電,雖然也能讓其精心設(shè)計(jì)的程序運(yùn)行起來(lái),但對(duì)于...
如何能夠?qū)崿F(xiàn)通用FPGA問(wèn)題?
FPGA 是一種偽通用計(jì)算加速器,與 GPGPU(通用 GPU)類(lèi)似,F(xiàn)PGA 可以很好地卸載特定類(lèi)型的計(jì)算。從編程角度上講,F(xiàn)PGA 比 CPU 更難...
差分晶振顧名思義就是輸出是差分信號(hào)的晶振,差分晶振是指輸出差分信號(hào)使用兩種相位彼此完全相反的信號(hào),從而消除了共模噪聲,并產(chǎn)生一個(gè)更高性能的系統(tǒng).許多高性...
什么是加速計(jì)算?加速計(jì)算的應(yīng)用場(chǎng)景和解決方案
隨著科技的發(fā)展,處理大量數(shù)據(jù)和進(jìn)行復(fù)雜計(jì)算的需求越來(lái)越高,人工智能、大數(shù)據(jù)和物聯(lián)網(wǎng)等領(lǐng)域更是如此,傳統(tǒng)的計(jì)算方式已經(jīng)無(wú)法滿足這些需求。因此,加速計(jì)算作為...
FPGA學(xué)習(xí)入門(mén)從點(diǎn)燈開(kāi)始
首先,F(xiàn)PGA開(kāi)發(fā)工程師是一個(gè)相對(duì)高薪的工作,但是,很多同學(xué)在剛?cè)腴T(mén)時(shí)都會(huì)有一種無(wú)從下手的感覺(jué),尤其是將FPGA作為第一個(gè)要掌握的開(kāi)發(fā)板時(shí),更是感覺(jué)苦惱...
2023-12-28 標(biāo)簽:fpgaVerilog計(jì)數(shù)器 1.3k 0
如何通過(guò)DLP FPGA實(shí)現(xiàn)低延時(shí)高性能的深度學(xué)習(xí)處理器設(shè)計(jì)呢?
圖像識(shí)別和分析對(duì)于產(chǎn)品創(chuàng)新至關(guān)重要,但需要高工作負(fù)載,對(duì)服務(wù)質(zhì)量要求嚴(yán)格。解決方案如GPU無(wú)法滿足低延遲和高性能要求。DLP FPGA是一種可行的選擇,...
關(guān)于電子工程師必須改的29個(gè)習(xí)慣你知道嘛
在一個(gè)高速系統(tǒng)中并不是每一部分都工作在高速狀態(tài),而器件速度每提高一個(gè)等級(jí),價(jià)格差不多要翻倍,另外還給信號(hào)完整性問(wèn)題帶來(lái)極大的負(fù)面影響。
DPU技術(shù)發(fā)展及落地實(shí)戰(zhàn)
Nitro DPU系統(tǒng)提供了密鑰、網(wǎng)絡(luò)、安全、服務(wù)器和監(jiān)控等功能支持,釋放了底層服務(wù)資源供客戶(hù)的虛擬機(jī)使用,并且NitroDPU使AWS可以提供更多的裸...
FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)和GPU(圖形處理器)是兩種常見(jiàn)的硬件加速器,用于提高計(jì)算和處理速度。盡管它們?cè)诤芏喾矫娑加兄丿B,但在架構(gòu)、設(shè)計(jì)和應(yīng)用上存在...
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專(zhuān)題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺(jué) | 無(wú)人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹(shù)莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |