閘級(jí)氧化層損壞所引發(fā)的故障——非封裝鍵合線的缺陷

　　在測(cè)試過程中，功率循環(huán)測(cè)試會(huì)一直持續(xù)直到達(dá)到失效標(biāo)準(zhǔn)，即組件完全損壞（短路或斷路）。在受測(cè)的四個(gè)IGBT組件中，其中之一（樣品3）發(fā)生故障的時(shí)間明顯地早于其他組件，只有 10，158次的功率循環(huán)（圖8）。過早損壞發(fā)生的原因可能是組件放在冷板上時(shí)貼附不當(dāng)，或其他隨機(jī)的錯(cuò)誤。其他三個(gè)組件，即樣品0、1和2顯示出相似的表現(xiàn)，分別在經(jīng)過40，660、41，476和43，489次循環(huán)后發(fā)生故障。

　　圖8 組件故障所經(jīng)過的功率循環(huán)次數(shù)。

　　在所有IGBT都發(fā)生故障之后，模塊會(huì)被拆除并檢查芯片和封裝鍵合線的狀況。圖9是其中一個(gè)測(cè)試芯片的照片，顯示出在測(cè)試期間有多條封裝鍵合線斷裂，芯片表面有一個(gè)區(qū)域發(fā)生燒毀，這可能是在輸入高電流時(shí)線路脫落而產(chǎn)生電弧所造成。

　　圖9 封裝鍵合線斷裂和芯片表面燒毀。

　　盡管封裝鍵合線出現(xiàn)明顯的缺陷，但是斷裂的封裝鍵合線并未造成器件故障。所有芯片失效的原因都是因?yàn)檫^熱和閘級(jí)氧化層損壞導(dǎo)致。這些效應(yīng)隨后都可經(jīng)電性測(cè)試來進(jìn)行檢查和追蹤─封裝鍵合線破裂會(huì)可由VCE（集極-射極）電壓升高顯現(xiàn)，閘級(jí)氧化層損壞可造成IG（閘級(jí)漏電流）升高。在設(shè)計(jì)IGBT功率循環(huán)設(shè)備時(shí)，這些參數(shù)都應(yīng)當(dāng)需要測(cè)量。

　　此外為了解過熱的原因，基板和底板之間的連接點(diǎn)以及芯片黏貼層都需要加以研究，這也是為何需要校準(zhǔn)仿真模型的原因。圖10顯示兩個(gè)相鄰IGBT的溫度分布圖，此圖是使用校準(zhǔn)后的詳細(xì)模型來仿真加熱后的溫度現(xiàn)象。相鄰芯片之間的熱耦合影響忽略不計(jì)，因此每個(gè)芯片可以單獨(dú)地測(cè)試。

　　圖 10 仿真單一半橋模塊在加熱 3 秒鐘之后的溫度分布。

　　由于加熱時(shí)間短，基板-底板連接點(diǎn)的最大溫升僅為71℃，但是芯片粘貼層溫度升高超過100℃。結(jié)果顯示，結(jié)構(gòu)中最易受損的地方是芯片粘貼層的材料。

　　定期測(cè)量所獲得的熱瞬態(tài)值會(huì)依據(jù)不同的功率循環(huán)次數(shù)來產(chǎn)生不同的結(jié)構(gòu)函數(shù)。圖11顯示每5，000次循Power Cycles 環(huán)測(cè)試后所對(duì)應(yīng)結(jié)構(gòu)函數(shù)的影響。在第一階熱容值后，平坦區(qū)域?qū)?yīng)的是芯片粘貼層材料。組件結(jié)構(gòu)在17，000次循環(huán)之前仍很穩(wěn)定；但是在此之后，芯片粘貼層材料明顯發(fā)生降級(jí)，且其熱阻持續(xù)升高直到組件發(fā)生故障。

　　圖11 樣品0在不同時(shí)間點(diǎn)下所測(cè)量的結(jié)構(gòu)函數(shù)。

　　圖 12所顯示的是芯片粘貼層的熱阻除以系統(tǒng)的初始總熱阻，并依功率循環(huán)測(cè)試的次數(shù)所繪制的圖形。此結(jié)果可確認(rèn)該黏貼層在15，000次循環(huán)之后迅速產(chǎn)生降級(jí)。因?yàn)樾酒迟N層材料發(fā)生了極大的變化導(dǎo)致熱傳路徑明顯改變，使其無法研究后一層的結(jié)構(gòu)。但后一層結(jié)構(gòu)中的降級(jí)也可合理預(yù)測(cè)，只不過它們與芯片粘貼層材料的問題相比可忽略不計(jì)。

　　圖12 芯片粘貼層熱阻與初始總熱阻的相對(duì)比值。

　　大約20，000次循環(huán)后，芯片粘貼層的降級(jí)影響越趨明顯，而在接下來的10，000次循環(huán)內(nèi)，組件節(jié)點(diǎn)至環(huán)境的總熱阻因循環(huán)而倍增。在30，000次循環(huán)后，因?yàn)闊醾鬟f路徑發(fā)生了變化，我們已無法確定芯片粘貼層的正確熱阻。