在設計可編程門陣列（FPGA）電路時，必須極端重視電源問題，從而使最終產品能在所有可能的條件下無缺陷工作并處于最優狀態。FPGA 電路電源有兩項需考慮的問題： FPGA 電路上電要求和電路功耗分析。這篇文章針對這兩方面的要求，討論您可能遇到的問題，以及解決方案。

目前FPGA電路設計所面臨的問題

FPGA電路通常需要多路電源輸入。為優化開機時的電流拖曳，防止鎖死和永久性的電路損壞，同時也為了防止開機接通時的毛刺干擾和降低開機接通的功耗，這些電源輸入必須具有精確的上電序列以及正確的電壓變化率。如何實現復雜多路供電的精確控制是FPGA電路設計驗證過程中的難點。此外，隨著項目的發展，FPGA電路設計指標通常會發生變化，靈活簡單的上電參數調整方式也是工程師在進行前期電路設計時所需要的。

在產品設計過程中，還需要測試各種工作條件下的FPGA電路功耗，捕獲大電流尖峰的精確輪廓，并帶有時戳，以確定尖峰出現的時間，從而確定設計必須提供的最大電源功耗。可能還需要為電源資源有限的產品（如電池供電設備）進行進一步功耗優化設計。

實例： 為 Xilinx Spartan-3 FPGA 設置上電規則并進行功耗分析

以Spartan-3系列FPGA為例，該FPGA電路需要四路供電，包括VCCINT（內核電源），VCCAUX（輔助電源），VCCO（I/O電源）和VINTF（接口電源）。其中VINTF用于為配置器件如NOR Flash PROM 或微控器供電的供電。為正確配置 FPGA，要在FPGA上電前 1毫秒開啟，這一上電間隔保證了配置器件已完成上電，并準備好向FPGA發送來自存儲器的配置。其他三路供電時序沒有嚴格要求，但如果VCCINT 在 VCCAUX 之前，或與其同時上電，FPGA將消耗過多的內核電流。這一過度的電流拖曳將更快降低電池壽命，并導致負責功率分配的設計人員選擇更大功率的調整器。

為驗證不同上電時序對FPGA電路消耗電流的影響，使用安捷倫 N6705A直流功耗分析儀按圖1所示與FPGA電路進行連接。

圖1 使用多路電源為FPGA電路供電時的連接和設置

首先按照 圖2 所示，為FPGA電路設置上電時序，VINTF 最早打開輸出，VCCINT 在VCCO 之前1毫秒打開供電：

圖2 N6705A上電序列設置屏

在此供電情況下，可以看到內核電源消耗的電流 ICCINT 在上電過程中產生一個明顯的脈沖尖峰，如圖3 所示：

圖3 內核電源VCCINT在上電過程中所消耗的電流波形ICCINT

按圖4 所示重新改變上電時序，使VCCINT上電輸出滯后于VCCAUX 1毫秒，此時可以看到ICCINT 電流波形中脈沖尖峰已經消失。

圖4 調整上電時序后，ICCINT 的電流波形

同樣，為實現VCCINT 和VCCO 的上電斜率要求，并驗證在規定的上電斜率范圍內FPGA電路的工作情況，可以使用N6705A按照 圖5 所示分別設置各路供電的上電斜率。

圖5 供電電路電壓斜率的設置

為保證成功上電，FPGA電路的電源電壓必須通過各自的電壓閾值范圍，并且不能有電壓跌落。圖6 顯示電源接通時具有正確上電序列和上升斜率的各路供電輸出。每一路電壓都平穩上升，并且沒有跌落和其它不穩定行為。這說明在當前的供電條件下，FPGA電路可以正常工作。

圖6 按照設定的上電序列和斜率進行供電的電壓波形

對FPGA電路的連續功耗分析，可以通過高速采集各路供電的電流值來完成。連續高速采集可以保證捕捉到的所有的電流脈沖細節，但數據量也會急劇增大。為保證采集速度同時減小數據量，可以通過設定采樣周期的辦法，在每個周期內，對高速采樣到的電流結果計算平均值和最大/最小值。整個過程必須保證連續采集，不會有電流數據丟失。同時還需要保留每個數據點所對應的時間信息，以便事后對大電流脈沖產生原因進行分析。這里同樣可以使用N6705A對多達四路供電進行長時間數據采集。其采樣結果如 圖7 所示：

圖7 N6705A對ICCINT、ICCAUX和ICCO電流連續采集30秒的結果

結論

在應對FPGA電路電源設計部分的相關問題時，供電驗證和耗電分析往往是工程師所面臨的最大挑戰。設計師需要在FPGA允許范圍內通過精調上電序列和變化斜率優化開機功耗，并驗證消耗電流的變化。為能夠快速精確調整供電設置，并實時測量消耗電流值，使用帶有多路供電測量功能的高性能電源是最理想的選擇。安捷倫N6705A直流功耗分析儀可以幫助工程師解決FPGA電路設計驗證過程中所遇到的供電相關問題，幫助節省時間，人力和資金成本，快速達到設計目的。