SoC FPGA為一個整合FPGA架構、硬式核心CPU子系統以及其他硬式核心IP的半導體元件，可實現低延時頻寬互聯，并提高IP重用性；預估此類型元件在今后10年中將會得到廣泛應用，為系統設計人員提供更多的選擇。

整整合了現場可編程閘陣列（FPGA）架構、硬式核心中央處理器（CPU）子系統以及其他硬式核心矽智財（IP）的半導體元件--SoC FPGA，已經發展到了一個“關鍵點”，它在今后10年中會得到廣泛應用，為系統設計人員提供更多的選擇。在各種技術、商業和市場因素相結合下，推動了這一個關鍵點的出現，Altera、賽普拉斯（Cypress）、英特爾（Intel）和賽靈思（Xilinx）等供應商，都相繼發布或開始銷售SoC FPGA元件

本文章介紹新出現的SoC FPGA，背后的推動因素，以及執行管理人員和系統設計人員在選擇這些元件時的考慮因素。

業界整合FPGA和CPU系統在第一個10年發展中既有成功也有失敗。最初的SoC FPGA在商業上并不是很成功，而FPGA中的軟式核心CPU得到了廣泛應，這證明市場對FPGA和CPU技術整合有基本的需求。各種新的因素改變了業界環境，導致關鍵點的出現，SoC FPGA將在市場上獲得非常廣泛的應用。

從FPGA朝向SoC FPGA發展，主要有幾個關鍵的推動因素，包括FPGA開始采用如28奈米（nm）之類的先進半導體制程技術，藉由摩爾定律實現更高成本效益；同時，CPU架構的增強，并過渡到平行和多核心處理，以及嵌入式系統采用FPGA的比率愈來愈高，亦有推波助瀾之效。

運算功率效益大增

由于運算的發展趨勢是朝向平行處理技術，處理器亦從高成本的單核心處理，一直發展到現今的多核心。為了在提高運算性能的同時，也能降低功率消耗，促使一些廠商開始采用FPGA邏輯做為CPU的硬體加速器，帶動SoC FPGA發展風潮。

一個SoC FPGA系統可提高功率效益，并實現靈活的軟體畫分。SoC FPGA可支援數百路資料訊號連接不同的功能區，實現100Gbit/s頻寬，甚至更大的頻寬，其延時在奈秒級，性能和延時表現都比獨立元件好，而且其整合平臺亦可提升記憶體存取功能。

SoC FPGA性能提高以及記憶體存取功能實現功能更強的加速器，能夠滿足各式各樣的運算要求。由于硬體加速器在功率效益上要比CPU還高1，000多倍，因此，與簡單的多核心平行方法相比，采用SoC FPGA進行設計對開發人員而言，是實現高功率效益運算較好的方法。

尖端制程技術加持　SoC FPGA兼具低功耗與高效能

如圖1所示，在2000年時，最新的FPGA采用了130奈米制程技術進行開發，而當時的CPU采用的是90奈米制程技術。由于市場上已有更高階的CPU，因此，第一代SoC FPGA的推出顯得有些落后。然而，當今最尖端FPGA已采用28奈米制程技術，相對而言只有少數商用CPU或者特定應用標準產品（ASSP）使用28奈米制程技術。FPGA的制程技術在整合元件的市場優勢已明顯增強，而FPGA供應商也傾向于在SoC FPGA方面大量投入產品研發，這是因為該產品可讓客戶不需要在CPU性能與功耗上做出妥協。

圖1 FPGA制程技術演進過程

FPGA于嵌入式系統應用日漸增長

過去對于大部分嵌入式系統應用，FPGA往往是客戶覺得較為昂貴的元件，也因此與相應的復雜型可編程邏輯元件（CPLD）或者可程式化陣列邏輯（PAL）相比，其應用相對較少。然而，在過去10年中，采用靜態隨機存取記憶體（SRAM）架構的FPGA在降低成本上已經超越了互補式金屬氧化物半導體（CMOS），現今，已有接近50%的嵌入式系統采用了FPGA。而SoC FPGA最顯著的優勢是成本可比獨立元件低很多，晶片供應商將會有很大的市場機會獲得投資回報。

ASSP成本漸高　SoC FPGA有機可趁

摩爾定律在未來將顯得越來越“昂貴”。開發高階CMOS的制造設施成本大約在10億～60億美元，其中還需要4，000萬美元的成本來開發新的半導體元件，因此，在典型的利潤模型中，半導體元件應能夠獲得1億美元的毛利，而其中20%的收益須花在研發上。而當典型的毛利是50%時，企業至少要占據2億美元的市場份額。除消費性電子、行動電話和個人電腦（PC）外，事實上，很少有能夠達到這一種規模的應用市場，因此，單一目的或者固定功能的元件很難獲得投資回報。在今后的制程技術中，高階半導體的成本將會越來越高，這一種成本結構使得開發固定功能半導體元件很難獲得較好的投資回報，這代表著在可程式設計邏輯技術上的投入可望越來越多，而專用ASSP和CPU等固定功能元件的投入則會越來越少。SoC FPGA有潛力應用于很多市場領域，并將會獲得更多的投入。

擴大應用市場　FPGA商采用CPU架構蔚為潮流

嵌入式處理這一個術語其實涵蓋了多種應用，從對成本非常敏感的4位元處理器到非常復雜的多核心64位元處理器。這種廣泛的應用一直支援各種類型的處理器、作業系統和軟體供應商。與10年前相比，這種廣泛性在2011年表現出很大的不同，對于其規模和多樣性而言，嵌入式市場整體成長速度不但快，且處理器功能的發展亦日趨進步；例如16位元微控制器逐漸被32位元CPU替代。同時，四種應用最廣泛的架構進一步增強了對32位元CPU系列的支援，這些架構包括安謀國際（ARM）、MIPS、PowerPC和x86。之所以對其進行增強動作，主要是因為軟體特性和功能重用。而采用了這些CPU架構之一的SoC FPGA能夠占據更大的市場，因此，FPGA供應商更愿意在這類半導體上擴大投資。

平臺效應加速SoC FPGA設計趨勢成形

生產廠商、使用者和輔助支援系統在產品上彼此之間會有影響時，就會出現網路效應，或者稱為平臺效應。平臺效應的基本原理是某一種產品或者標準的應用越多，它在使用者基礎和輔助支援系統中的價值就越高。結果，使用者基礎和輔助支援系統就會在這種技術上加大投入，進而吸引更多的應用，產生一種自我增強的良性循環。熟悉的例子包括PC、視訊記錄格式和社交網站等。

一般而言，有可能產生自我增強循環的產品將會在這種循環中不斷發展，這是因為參與到新產品中的所有成員都會獲得較高的投資回報。平臺效應一旦開始啟動后，就會吸引各家廠商爭相投入，而SoC FPGA市場則很快就會轉向這一個標準。

隨著SoC FPGA的不斷發展，用戶將非常愿意重新使用他們在多種系統中使用過的FPGA IP和設計軟體。例如，CPU輔助支援系統中的成員愿意盡可能減少學習FPGA開發工具，而CPU供應商也希望減少FPGA開發工具的數量。最終，支援多家供應商和CPU架構的SoC FPGA平臺很有可能觸發這種平臺效應，幫助這些使用者和輔助支援系統成員獲得很大的優勢。

以FPGA業者Altera為例，其在嵌入式系統上進行了多年的創新投入后，已啟動了“嵌入式計劃”，目的是建立一個可讓多家供應商采用同一種FPGA設計流程方法，并可使用多CPU架構的SoC FPGA平臺。

FPGA設計流程方法可以作為多種SoC FPGA的基礎，以及使用軟式核心CPU和其他軟式核心IP的SoC解決方案。例如FPGA廠商可獲得ARM（硬式核心）、MIPS（軟式核心）和Nios II（軟式核心）CPU或者由英特爾提供的Atom E6X5C可配置處理器。這種整合方法可在一種FPGA架構和設計流程中，統一三種主要的CPU架構，以及最流行的、采用FPGA架構的軟式核心CPU。

FPGA設計流程整合方法旨在激勵輔助支援系統從主要處理器架構，轉向投入單一FPGA平臺和工具流程，進而帶來豐富的工具、應用軟體、作業系統軟體和專業知識支援。隨數百家全球輔助支援系統成員在CPU架構上的投入，此一FPGA平臺及其越來越多的工具、軟體和IP應用亦日趨廣泛，對系統設計人員也越來越重要，證明其價值定位將促進更多應用，進而推動了良性平臺的產業生態。

提高SoC FPGA設計效率　系統整合工具角色吃重

這一個多供應商平臺的組成關鍵，是可對FPGA邏輯進行程式設計的Quartus II軟體。Quartus II軟體包括Qsys系統整合工具，采用了Altera的第二代交換架構技術，用于加速軟式核心IP的開發、重用和整合。采用使用者圖形介面（GUI）架構的Quartus II軟體有免費的網路版和完全授權的版本，其可提供包括系統設計、時序收斂、系統驗證，以及協力廠商電子自動化設計（EDA）工具支援，進而滿足了效能和性能上的需求。

除Altera傳統的Avalon記憶體映射（Avalon-MM）介面和資料通路匯流排介面規范，Qsys還支援ARM AXI標準，可以采用自動的混合匹配方法來整合采用Avalon架構的IP和采用AXI架構的IP。Qsys亦支援利用直觀快速的設計經驗，在通用平臺上可方便進行設計或者系統內驗證，進而實現采用ARM架構和Intel的SoC FPGA，以及實現采用MIPS和Nios II軟式核心CPU的SoC。

客制化28奈米系列元件　強化產品競爭力

Altera的28奈米FPGA系列元件可針對用戶各種設計需求進行客制化，并可為各種終端應用需求提供適當的FPGA架構和制程技術，如高效能的Stratix V元件、低成本的Cyclone V元件以及在性能和成本上達到均衡的中階Arria V元件。全系列SoC FPGA皆受益于28奈米制程所帶來的優勢。此外，如圖2所示，最新的SoC FPGA亦將含有采用ARM Cortex-A9架構核心的高階處理器模塊。

圖2 Altera SoC FPGA架構

Altera SoC FPGA架構在ARM Cortex-A9子系統中，將含有多種硬式核心IP，以及高性能多埠記憶體控制器，以提高記憶體頻寬。FPGA和CPU子系統之間的寬頻低延時互聯，將支援高性能應用和高效率的FPGA硬體加速。高階內部交換架構將支援高效率的資料傳輸量，以及高效能在系統觀察和除錯。Qsys、Quartus II軟體以及ARM社群軟體工具相結合后，這一個元件將是一種性價比非常高的系統設計選擇，其可利用標準工具流程提高效能，支援新開發和驗證。

在成本要求日趨嚴苛、制程技術成熟和市場需求增加的因素推動下，SoC FPGA時代已經來臨。目前已有些FPGA供應商發布了SoC FPGA相關產品，亦尚有許多廠商正在加緊腳步研發中。系統規畫人員在評估系統解決方案時，應該認真考慮平臺效應、IP重用以及FPGA制程技術優勢，以選擇最佳的解決方案。

此外，Altera與主要的CPU供應商ARM、Intel和MIPS合作，為SoC FPGA元件和軟式核心CPU解決方案提供公共FPGA平臺。這種合作關系能夠實現業界應用最廣泛的CPU架構及其輔助支援系統，繼承相同的高階FPGA設計流程，進而在這一個平臺上增強了IP重用，提高靈活性。這種整合方法將會實現了平臺效應，并且促進SoC FPGA以及其輔助支援系統的增長和發展。