復雜度日益增加的系統設計要求高性能FPGA的設計與PCB設計并行進行。通過整合FPGA和PCB設計工具以及采用高密度互連（HDI）等先進的制造工藝，這種設計方法可以降低系統成本、優化系統性能并縮短設計周期。

圖1 FPGA和PCB

設計團隊必須并行工作，不斷地交換數據和信息以確保系統設計成功

電子工業背后的推動力是對更快、更便宜的產品的需求以及在競爭廠商之前將產品推向市場。IC技術的進步一直以來就是促使功能增加和性能提高的主要因素之一，而FPGA技術也一直以非常快的速度在發展。與過去FPGA僅僅用作膠合邏輯不同的是，現在FPGA已經被用來實現主要系統功能。FPGA的邏輯門數已達1千萬，內核速度達到400MHz，能提供高達11Gbps的下一代芯片間通信速度。而與此同時，它仍然保持著非常合理的成本，因此，與ASIC和定制IC相比，FPGA是一種更具有吸引力的選擇。

IC和FPGA技術的進步對下游產業產生的效應影響到了PCB行業，這些高管腳數和高性能封裝推動新的PCB生產及設計技術具有諸如嵌入無源器件、數千兆位信號和EMI分析等功能，并對專用的高密度和高性能布線提出了需求。基本的系統設計方法也在發生變化，對FPGA和PCB的設計可以并行進行以降低系統成本、優化系統性能并縮短設計周期。

PCB和FPGA一般是在不同的設計環境下創建，過去這些設計方案很少相互溝通。然而，隨著高性能、高密度FPGA器件的日益流行，為滿足緊張的上市時間表，如今PCB和FPGA設計團隊必須并行工作（見圖1），不斷地交換數據和信息以確保整個系統設計獲得成功。

當在PCB上實現高端FPGA時，設計工程師面臨性能優化和系統設計生產率的雙重挑戰。設計工程師必須問自己：是什么問題使得過程慢了下來？需要做什么來獲得最佳性能？這些問題的答案可幫助他們鑒別可實現更小、更便宜和更快系統的解決方案。

設計效率的挑戰

設計工程師需要并行設計PCB和FPGA時，FPGA設計工程師再也不能像以前那樣獨立地設計，然后將完成的FPGA設計交給PCB設計工程師就可了事。一個有競爭力的設計要求FPGA和PCB設計工程師從上至下的協作，各自做些折衷以保證最后得到一個最優系統。并行設計的好處是它能減少設計周期、優化系統性能并降低制造成本。

并行設計的挑戰在于FPGA布局和布線工具得到的結果需要準確、迅速地映射到原理圖和PCB布局中，同時PCB設計的任何改變也必須在FPGA上更新。傳統的設計過程是先設計FPGA，然后再將它們交給PCB設計工程師進行電路板實現，如今這種做法不再可行。

如果FPGA設計/綜合、布局/布線以及PCB設計環境沒有被整合，FPGA和PCB方案之間的溝通必須用人工的方法來實現。對于有幾百個管腳的小型FPGA，這可能還可以接受，但是，如今很多設計擁有多個高度復雜的FPGA，使用這種方法進行信息溝通將非常浪費時間，并容易出錯。僅僅是高管腳數FPGA的PCB原理圖符號的創建和更新，就可以凸顯這個問題。

另外一個問題涉及到PCB上的大型FPGA。與小型FPGA的符號不同，大型FPGA的單個符號在一張原理圖放不下。這些符號必須通過功能分組被分成幾個符號，并在FPGA的設計反復過程中保持不變。

FPGA設計工程師花費大量時間調整性能、選擇正確的I/O管腳驅動器/接收器，然而FPGA的設計并非僅受FPGA設計工程師的控制。當在PCB上進行FPGA的布局和布線時，設計環境可能要求改變FPGA的管腳分配，如果PCB工具中沒有FPGA設計規則，這可能成為一個重復而費時的過程。

此外，FPGA 的I/O分配也成了一個系統問題。設計工具需要能夠管理管腳分配，但它們必須能被PCB和FPGA設計工程師用來溝通管腳約束。PCB設計工程師無法創建一個阻止FPGA時序收斂的條件，而FPGA設計工程師也不能創建一個阻止系統時序收斂的條件。

圖3、圖4給出的例子體現了裝配在PCB上的FPGA的性能優化前后的布線情況。FPGA的32位總線必須直接與左邊連接器進行通訊，這是一個高速總線，其上所有網絡必須匹配以獲得適當的偏斜控制。

在圖3中，為使所有的走線長度與最長網絡相匹配，布線器增加了很多蛇形走線。從PCB布線的角度來看，其結果是一團糟：有很多額外的擁塞、太多額外的走線以及一個工作性能并非最優的總線。

圖3 FPGA性能優化前的布線圖

在圖4中，布線器也對所有的走線長度與最長走線進行了匹配。即使這樣，每條走線的長度也只有1.8英寸，而此前為3.2英寸，更短的匹配長度使總線延時減少到320皮秒。這種性能優化是整合FPGA和PCB設計過程的結果，它可獲得理想的FPGA管腳圖。

圖4 FPGA性能優化后的布線圖

這個例子說明了在PCB上裝配FPGA可能存在的挑戰，包括：額外的擁塞需要更長的PCB設計時間完成布線;并非最優的系統性能;額外的布線要求額外的PCB層，從而增加制造成本。

功能方面的性能障礙

IC和FPGA器件已經過優化以便得到更高性能，例如，它們現在能夠實現每秒數Gb的串行通訊性能。從時序收斂、信號完整性以及全面降低PCB布線密度的角度來看，這種方法有以下幾個優點：

（1） 時序校準沒那么嚴格：時鐘包含在串行信號內，因此設計工程師不需要管理時鐘和數據之間的時序;

（2） 改善信號完整性：所有信號都使用差分線對，可提高信號質量;

（3） 布線簡化：串行信號沿一條路徑（實際上是差分線對）傳輸，而不是在具有多條走線的總線上并行傳輸，這意味著互連需要較少的走線和層數;

（4） 片上端接：通過在FPGA內集成可變電阻端接器，板上需要的表面貼器件更少，可以節省空間并提高性能。在更新的器件里還包含了片上電容，可節省更多的空間。

在系統中使用這些高端FPGA則使PCB設計成為整個系統設計取得成功的關鍵途徑，其中系統必須能高速運行，并具有生產成本效益，還能按時設計出來。

每秒數Gb的通訊速度要求一套能夠進行信號走線并驗證的全新工具。這時PCB上的走線、連接器和過孔也需要消耗功率，必須小心地對它們建模，用經典的信號完整性分析方法計算延時、過沖/下沖和串擾。另外還必須用理解位模式、預加重、均衡和眼圖，對工作在GHz頻率范圍的串行連接進行建模。EDA和FPGA供應商也正在協作，以“設計套件”的形式提供準確的器件模型、設計約束和參考設計，這都將提高設計質量并縮短設計周期。

串行I/O還需要由公共系統約束驅動的改進的PCB布局和布線技術，另外還須根據最大的匹配延時以及用到的過孔數量嚴格控制差分線對的走線。

先進的PCB制造技術

高端FPGA的高管腳數和高管腳密度產生的另一個挑戰是需要將FPGA裝配到PCB上，然后再將它們連接到板上的其它IC。在很小的面積上有如此多管腳，以致采用普通PCB制造工藝幾乎不可能進行內部連線。其結果是，這些器件促進了先進PCB制造技術的采用，例如高密度互連（HDI）以及嵌入無源器件等。

HDI在PCB上使用IC制造技術。HDI層沉積在傳統PCB壓合層上（例如FR4），可以制造出很窄的走線和很小的過孔（微過孔），并很容易使扇出遠離高密度封裝，通常是球柵陣列（BGA）或芯片級封裝（CSP）。另外，使用這些HDI技術還需要能夠理解這種PCB和IC混合生產技術的專用PCB布局軟件。

HDI/微過孔的好處包括：

減少產品尺寸：PCB基板的高度和厚度降低，體積也減小了;

增加走線密度：每個器件的連線更多，而器件布置得更緊密;

降低成本：HDI能減少電路板的層數和面積，使每塊大的裸板能產出更多電路板，削減生產成本;

改善電氣性能：HDI的寄生效應只有通孔的十分之一，其引線更短，噪聲裕量更大;

降低無線電干擾（RFI）/EMI：因為地平面更接近或者就在表層，可利用地平面的分布電容，大大減少RFI/EMI;

提高散熱效率：HDI層的絕緣介質很薄，溫度梯度很高，可提高散熱性能;

提高設計效率：微過孔使雙面布局變得容易，還改善了器件管腳的走線（在焊盤上打過孔），因而留出更多的內層布線空間;

提高良品率（DFM）：由于間隙很小，HDI板幾乎不需要壓合;

減少層數：通常需要10到12層板的表面貼技術（SMT），采用HDI制造工藝只需6層就可以實現;

縮短設計周期：由于采用埋孔，布線空間更充足，可顯著減少設計時間。

此外，這些高管腳數器件需要很多去耦電容和端接電阻以保證工作性能，傳統的SMD無源器件會占用表面層的寶貴面積。通過將這些無源器件嵌入到PCB內層，PCB的尺寸可大大減少，同時性能也能得到提高。

嵌入無源器件具有很多優點，包括：

增加設計密度：將無源SMD移入到內層能讓其它器件布置得更緊密;

降低系統成本：雖然額外的步驟將增加生產成本，但是通過減少SMD并使電路板面積最小化，可降低整體系統成本;

減輕系統重量和電路板面積：去除SMD能減少電路板尺寸和重量;

提高性能：無源器件可以非常靠近有源器件，這可減少電感，提高性能;

提高可靠性和質量：需要裝配的SMD越少意味著潛在的焊接故障越少;

增加功能：為增加功能創造了機會，而不用擔心減少設計面積。

就像其它任何新興技術一樣，隨著支持它們的基礎技術的發展，其成本將下降。嵌入無源器件技術便是如此，它曾經僅用于非常前沿的設計，但現在它甚至用在那些要求小尺寸、高功能的消費類產品中。

嵌入無源器件的設計關鍵是要有便于高效設計的自動化工具。如果由人工來定義庫器件，那么要設計具有不同參數值和公差的數百個無源器件是不可能的，它需要由電阻和電容特性參數（來自元器件供應商）驅動的自動綜合算法。這些綜合算法驅動那些分析所有無源器件所需的權衡工具，并幫助確定最佳材料組合和外形尺寸。這些權衡工具有助于減少電路板上的器件數量，減少生產步驟和最終成本。

本文小結

從事電子產品設計的公司需要FPGA工具和PCB設計工具進行緊湊、雙向地整合，還需要EDA和FPGA供貨商緊密合作。有了這種整合與合作，他們才能達到上市時間和性能的目標，