`通過(guò)控制 variable streaming型FFT核進(jìn)行FFT變換，首先前16周期進(jìn)行1024點(diǎn)變換，然后跳轉(zhuǎn)進(jìn)行16點(diǎn)FFT，現(xiàn)在情況是，從FIFO 輸出的采樣數(shù)據(jù)正常輸入到FFT核，控制
2017-12-12 17:04:14
IP核生成文件：XilinxAlteraIP 核生成文件：（Xilinx/Altera同） IP 核生成器生成ip 后有兩個(gè)文件對(duì)我們比較有用，假設(shè)生成了一個(gè) asyn_fifo 的核，則
2012-08-12 12:21:36
嗨我正在制作OFDM，我想從ip core genrator中獲取FFT / IFFT塊。所以不能這樣做，所以我可以在我的設(shè)計(jì)中添加這個(gè)IP，而不是我想將它與我的模塊鏈接???????謝謝以上
2018-10-08 17:42:13
技術(shù)抗窄帶干擾性很強(qiáng)，因?yàn)檫@些干擾僅僅影響到很小一部分的子信道。可以選用基于IFFT/FFT 的OFDM 實(shí)現(xiàn)方法。信道利用率很高，這一點(diǎn)在頻譜資源有限的無(wú)線環(huán)境中尤為重要。[hide][/hide]
2009-06-15 07:58:34
反轉(zhuǎn)信號(hào)按次序被寫(xiě)入一個(gè)單緩沖器，在那里，來(lái)自上一個(gè)OFDM符號(hào)的自然順序的樣本通過(guò)雙端口RAM同時(shí)被讀出。產(chǎn)生循環(huán)前綴時(shí)，通過(guò)Avalon-ST背壓流量控制使FFT核停轉(zhuǎn)。附加了循環(huán)前綴的連續(xù)OFDM
2009-06-01 18:37:29
`Xilinx系列FPGA芯片IP核詳解（完整高清書(shū)簽版）`
2017-06-06 13:15:16
在仿真fft ip核時(shí) 輸出信號(hào)一直為0，檢查了輸入波形，應(yīng)該沒(méi)有問(wèn)題，大家?guī)兔纯窗奢斎胧怯蓃om里面的mif文件產(chǎn)生的信號(hào)。
2017-11-21 10:44:53
我用quartus II調(diào)用modelsim仿真fft ip核，仿真結(jié)束后我想驗(yàn)證下數(shù)據(jù)是否正確，結(jié)果是：我用matlab生成同樣的整形數(shù)據(jù)，然后用modelsim仿出的結(jié)果txt文件與用
2012-09-20 12:48:37
親愛(ài)的大家我已經(jīng)通過(guò)fft核心v9.0的數(shù)據(jù)表。我想實(shí)現(xiàn)FFT核心，但我沒(méi)有在頂層模塊（VHDL）中找到任何FFT核心的例子。如果有人建議我提供一些文檔或示例，我將感激不盡。這是我第一次嘗試在整個(gè)項(xiàng)目中使用xilinx IP核（頂層模塊）最好的祝福
2020-05-21 08:19:53
用的xilinx的FFT 9.1版本的ip核 ， 仿真出來(lái)的結(jié)果和我MATLAB算出來(lái)的結(jié)果差的很多，也沒(méi)有倍數(shù)關(guān)系，scaled因數(shù)改了好幾次，沒(méi)有溢出，波形大致相同，但是數(shù)值上差的太多，已經(jīng)弄了快兩周了，求做過(guò)這個(gè)的講講經(jīng)驗(yàn)。
2018-07-10 16:16:31
xilinx fft ip v7.1 仿真數(shù)據(jù)于matlab 仿真數(shù)據(jù)用很大差距，求指教
2015-10-14 20:48:43
有沒(méi)有大神可以提供xilinx FPGA的FFT IP核的調(diào)用的verilog 的參考程序，最近在學(xué)習(xí)FFT的IP核的使用，但是仿真結(jié)果有問(wèn)題，所以想找些參考設(shè)計(jì)，謝謝
2016-12-25 17:05:38
表示FFT兆核函數(shù)安裝目錄。3.FFT兆核函數(shù)設(shè)計(jì)應(yīng)用本節(jié)介紹如何在Windows操作系統(tǒng)下使用Quartus II軟件和IP工具臺(tái)創(chuàng)建一個(gè)FFT兆核函數(shù)的用戶變量。當(dāng)產(chǎn)生一個(gè)FFT兆核函數(shù)用戶變量以后
2012-08-13 14:34:06
有某試驗(yàn)數(shù)據(jù)，用matlab求fft之后再求得的功率譜密度是這樣的：圖1但是用fft ip核，取前4096個(gè)數(shù)據(jù)，得到fft之后的結(jié)果是這樣的：圖2求功率譜密度得到的是這樣的：圖3試驗(yàn)數(shù)據(jù)都是零點(diǎn)幾
2016-04-21 20:36:18
最近在做FFT IP核，，走了好多彎路，LISENCE激活過(guò)了0034的IP核，通過(guò)修改LISENCE.DAT的方法。后來(lái)生成FFT的時(shí)候卡住，又嘗試了關(guān)閉quartus_map進(jìn)程和重裝jre
2019-04-03 16:16:21
Vivado中xilinx_courdic IP核(求exp指數(shù)函數(shù))使用
2021-03-03 07:35:03
一．Xilinx FFT IP介紹
1.總體特性
?FFT IP核支持復(fù)數(shù)的正逆傅里葉變換，可以實(shí)時(shí)配置變換的長(zhǎng)度
?變換的長(zhǎng)度N=2 ^m^ ,m=3-16,即支持的點(diǎn)數(shù)范圍為8-65536
2023-06-19 18:34:22
近期在利用fpga spartan6系列進(jìn)行OFDM系統(tǒng)開(kāi)發(fā)工作，基帶實(shí)現(xiàn)平臺(tái)為xilinx spartan6系列，我們系統(tǒng)結(jié)構(gòu)是這樣的，發(fā)射基帶是：編碼+qpsk映射+ifft+插值濾波+dac
2013-08-14 22:02:34
alter FFT ip核控制程序（verlog），輸出為幅值，可以直接觀察幅頻特性
2013-07-02 21:55:03
使用altera的FFTIP核的可變流結(jié)構(gòu)進(jìn)行FFT時(shí)，輸出為什么跟實(shí)際情況是倍數(shù)關(guān)系
2016-09-20 19:18:10
ise FFT ip核的datasheet文檔打不開(kāi)什么原因
2015-08-27 14:46:45
在quartusII中，應(yīng)用fft ip核時(shí)，variable streaming 模式下的bit-reverse（位翻轉(zhuǎn)）是什么意思？煩勞詳細(xì)幫助新手解釋一下，不甚感激
2017-01-09 10:55:59
的數(shù)據(jù)是可以完全嚴(yán)格比對(duì)，如果設(shè)計(jì)中存在不能完全比對(duì)的情況，要特別注意相關(guān)參數(shù)是否匹配，尤其是縮放因子。一．Xilinx FFT IP介紹1.總體特性 ?FFT IP核支持復(fù)數(shù)的正逆傅里葉變換，可以
2020-02-16 07:36:28
的實(shí)現(xiàn) 4.8 ifft／fft 4.8.1 ifft／fft原理 4.8.2 基22dif fft的硬件結(jié)構(gòu) 4.8.3 運(yùn)用ip core實(shí)現(xiàn)ifft／fft 4.9 循環(huán)前綴與加窗處理
2012-04-24 09:21:33
物理層標(biāo)準(zhǔn)IEEE 802．11a為實(shí)例，研究如何在FPGA上實(shí)現(xiàn)一個(gè)OFDM通信系統(tǒng)的基帶收發(fā)機(jī)。《基于XILINX FPGA的OFDM通信系統(tǒng)基帶設(shè)計(jì)》在系統(tǒng)地給出了收發(fā)機(jī)模塊劃分的基礎(chǔ)上，對(duì)每個(gè)
2012-11-02 11:09:37
摘要針對(duì)FFT算法基于FPGA實(shí)現(xiàn)可配置的IP核。采用基于流水線結(jié)構(gòu)和快速并行算法實(shí)現(xiàn)了蝶形運(yùn)算和4k點(diǎn)FFT的輸入點(diǎn)數(shù)、數(shù)據(jù)位寬、分解基自由配置。使用Verilog語(yǔ)言編寫(xiě)，利用ModelSim
2019-07-03 07:56:53
除了在Xilinx官網(wǎng)上在哪里能下載到Xilinx IP Core 及l(fā)icense？ 如FFTFIRCORDIC核等！
2013-06-20 23:51:39
剛剛接觸IP核做FFT，現(xiàn)在用的是FFTV9.0，已經(jīng)建立了一個(gè)IP核，但是如何仿真呢？是用quartus自帶軟件，還是要用MATLAB？抑或其他？我用的自帶軟件，但是什么也沒(méi)有出來(lái)。正確的辦法應(yīng)該怎樣呢，謝謝指點(diǎn)。
2011-04-21 10:22:31
通過(guò)例化調(diào)用Xilinx IP核來(lái)實(shí)現(xiàn)一個(gè)512點(diǎn)、數(shù)據(jù)位寬和相位因子位寬都為10 bit的FFT算法模塊，時(shí)鐘頻率為 50MHz，采用流水線，Streaming I/O和定點(diǎn)壓縮結(jié)構(gòu)。為了方便驗(yàn)證
2016-12-27 14:12:20
各位大佬，xilinx ip核的各個(gè)參數(shù)的含義從哪里看啊
2021-05-30 10:37:27
在quartus II13.0版本上調(diào)用FFT IP核并進(jìn)行modelsim-altera仿真，在生成IP核時(shí)，step2中勾選generate simulation model、generate
2016-10-07 22:23:33
基于FPGA的FFT和IFFT IP核應(yīng)用實(shí)例AT7_Xilinx開(kāi)發(fā)板（USB3.0+LVDS）資料共享騰訊鏈接：https://share.weiyun.com/5GQyKKc百度網(wǎng)盤(pán)鏈接
2019-08-10 14:30:03
過(guò)程2-參考代碼解讀Xilinx 仿真庫(kù)編譯FFT_Ip核數(shù)據(jù)手冊(cè)解讀FFT_IP核設(shè)計(jì)與調(diào)用Matlab設(shè)置ISE FIR濾波器系數(shù)FIR_Ip核數(shù)據(jù)手冊(cè)解讀FIR_IP核設(shè)計(jì)與調(diào)用[td]通過(guò)一個(gè)
2018-08-09 21:32:52
我正在嘗試將Xilinx MIG IP Core從1.7版升級(jí)到1.9版。 Coregen UI左側(cè)有一個(gè)方便的“升級(jí)IP核”按鈕，但它顯示為灰色。我需要做什么才能進(jìn)行IP核升級(jí)？我在Kintex
2019-11-04 09:26:19
，以及對(duì)應(yīng)的波形圖和 Verilog HDL 實(shí)現(xiàn)。我們調(diào)取的 DDR3 SDRAM 控制器給用戶端預(yù)留了接口，我們可以通過(guò)這些預(yù)留的接口總線實(shí)現(xiàn)對(duì)該 IP 核的控制，本章節(jié)將會(huì)講解如何根據(jù)
2022-02-08 07:08:01
大家好！！！ 我正在使用xilinx系統(tǒng)生成器實(shí)現(xiàn)ofdm。在發(fā)送器部分，對(duì)于星座映射，我使用的是16位QAM，這是一個(gè)matlab文件。通過(guò)使用“Mcode塊”，我有點(diǎn)將matlab包含
2019-04-19 10:32:12
誰(shuí)知道Xilinx ISE 的fftIP核最多能做多少點(diǎn)的fft啊，因?yàn)闆](méi)用過(guò)ISE，平時(shí)用的quartusII；如果我要做256k個(gè)點(diǎn)的fft,用什么方案可以實(shí)現(xiàn)？
2013-07-08 21:06:52
Vivado的FFT IP核生成的數(shù)據(jù)。 2 Matlab產(chǎn)生測(cè)試數(shù)據(jù)，繪制cos時(shí)域和頻域波形使用projectzstar_ex67matlab文件夾下的Matlab源碼fft_1line.m，運(yùn)行產(chǎn)生1組
2020-01-07 09:33:53
請(qǐng)教大家誰(shuí)用過(guò) Xilinx PCIe IP 核啊？
2014-01-15 14:38:28
請(qǐng)問(wèn)為什么生成FFT ip 核會(huì)卡在生成這一步，前兩天還好好的。求大神的解決辦法，網(wǎng)上實(shí)在找不到方法
2016-11-01 13:42:43
如題，調(diào)用altera公司的FFT IP核，用的是13.1版本，將modulsim仿真的結(jié)果輸入到matlab畫(huà)出頻譜圖，功能仿真結(jié)果沒(méi)有問(wèn)題，但門(mén)級(jí)仿真中除了原頻率信息外，出現(xiàn)了很多不存在的頻率
2018-08-28 20:43:56
利用面向?qū)ο蠹夹g(shù)進(jìn)行可配置的FFT IP 設(shè)計(jì)與實(shí)現(xiàn)摘要：為了縮短產(chǎn)品上市時(shí)間并降低設(shè)計(jì)成本，IP 復(fù)用已經(jīng)成為IC設(shè)計(jì)的重要手段。以往利用RTL 代碼編寫(xiě)的IP，往往是針對(duì)特定應(yīng)
2010-07-04 11:42:13
8 利用FFT IP Core實(shí)現(xiàn)FFT算法
摘要:結(jié)合工程實(shí)踐，介紹了一種利用FFT IP Core實(shí)現(xiàn)FFT的方法，設(shè)計(jì)能同時(shí)對(duì)兩路實(shí)數(shù)序列進(jìn)行256點(diǎn)FFT運(yùn)算，并對(duì)轉(zhuǎn)換結(jié)果進(jìn)行求
2008-01-16 10:04:58
8042 
基于軟件無(wú)線電的思想，闡述了第四代移動(dòng)通信核心技術(shù)OFDM的原理及其IFFT/FFT實(shí)現(xiàn)的數(shù)學(xué)模型，并且提出了OFDM調(diào)制的核心部分IFFT的軟件實(shí)現(xiàn)方法，即采用XILINX公司的System Generator這一高
2011-05-05 17:02:5991 FFT變換的IP核的源代碼，有需要的下來(lái)看看。
2016-05-24 09:45:4018 利用FPGA的IP核設(shè)計(jì)和實(shí)現(xiàn)FFT算法
2016-05-24 14:14:4737 Xilinx FPGA工程例子源碼：FFT變換的IP核的源代碼
2016-06-07 11:44:1410 Xilinx FPGA工程例子源碼：PCI Express IP核應(yīng)用參考設(shè)計(jì)
2016-06-07 14:13:4314 Xilinx FPGA工程例子源碼：USB2.0 IP核源代碼
2016-06-07 14:13:4335 Xilinx FPGA工程例子源碼：USB IP核
2016-06-07 14:41:5713 Xilinx FPGA工程例子源碼：PCI總線IP核(華為的商用)
2016-06-07 14:54:5732 Xilinx FPGA工程例子源碼：VGA顯示IP核（包括驅(qū)動(dòng)）
2016-06-07 14:54:5718 Xilinx FPGA工程例子源碼：Xilinx TCP_IP協(xié)議實(shí)現(xiàn)
2016-06-07 14:54:5733 Xilinx FPGA工程例子源碼：Xilinx 的IP：1024點(diǎn)FFT快速傅立葉變換
2016-06-07 15:07:4551 Xilinx FPGA工程例子源碼：攝像頭的硬件函數(shù)(IP核)
2016-06-07 15:07:4514 IP核（IP Core） Vivado中有很多IP核可以直接使用，例如數(shù)學(xué)運(yùn)算（乘法器、除法器、浮點(diǎn)運(yùn)算器等）、信號(hào)處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫(kù)（例如C語(yǔ)言
2017-02-08 13:08:113085 
-FS/2~FS/2 提高采樣頻率則可提高量程，卻會(huì)（在轉(zhuǎn)換長(zhǎng)度不變的情況下）降低分辨率。此時(shí)需要通過(guò)增加轉(zhuǎn)換長(zhǎng)度的方式增加分辨率，但卻會(huì)增加處理時(shí)間。 相關(guān)ip核： FFT V7.1：適用于
2017-02-08 15:15:331559 IP核（IP Core） Vivado中有很多IP核可以直接使用，例如數(shù)學(xué)運(yùn)算（乘法器、除法器、浮點(diǎn)運(yùn)算器等）、信號(hào)處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫(kù)（例如C語(yǔ)言
2017-11-15 11:19:1410744 本頁(yè)包含通過(guò)LabVIEW FPGA模塊可用的Xilinx CORE生成器IP的列表。LabVIEW通過(guò)Xilinx IP節(jié)點(diǎn)實(shí)現(xiàn)該IP。 下列IP名稱和說(shuō)明來(lái)自于Xilinx數(shù)據(jù)表。LabVIEW
2017-11-18 05:55:515498 針對(duì)FFT算法基于FPGA實(shí)現(xiàn)可配置的IP核。采用基于流水線結(jié)構(gòu)和快速并行算法實(shí)現(xiàn)了蝶形運(yùn)算和4k點(diǎn)FFT的輸入點(diǎn)數(shù)、數(shù)據(jù)位寬、分解基自由配置。使用Verilog語(yǔ)言編寫(xiě)，利用ModelSim仿真
2017-11-18 06:32:4312871 
提出一種便于用戶操作并能快速運(yùn)用到產(chǎn)品的DDR2控制器IP核的FPGA實(shí)現(xiàn)，使用戶不需要了解DDR2的原理和操作方式的情況下，依然可以通過(guò)IP核控制DDR2。簡(jiǎn)單介紹了DDR2的特點(diǎn)和操作原理，并
2017-11-22 07:20:505930 
FFT算法是計(jì)算DFT的高效算法。算法最初由J.W.Cooley和J.W.Tukey于1965年提出，之后又有新的算法不斷涌現(xiàn)，總的來(lái)說(shuō)發(fā)展方向有兩個(gè)：一是針對(duì)N等于2的整數(shù)次冪的算法，如基2算法
2017-11-22 07:29:016666 
數(shù)學(xué)運(yùn)算（乘法器、除法器、浮點(diǎn)運(yùn)算器等）、信號(hào)處理（FFT、DFT、DDS等）。IP核類似編程中的函數(shù)庫(kù)（例如C語(yǔ)言中的printf()函數(shù)），可以直接調(diào)用，非常方便，大大加快了開(kāi)發(fā)速度。 使用Verilog調(diào)用
2018-05-28 11:42:1438569 數(shù)字信號(hào)處理領(lǐng)域中FFT算法有著廣泛的應(yīng)用。目前現(xiàn)有的文獻(xiàn)大多致力于研究利用FFT算法做有關(guān)信號(hào)處理、參數(shù)估計(jì)、F+FT蝶形運(yùn)算單元與地址單元設(shè)計(jì)、不同算法的FFT實(shí)現(xiàn)以及FFT模型優(yōu)化等方面。
2019-01-07 09:33:0011670 
建立了一個(gè)基于FPGA的可實(shí)現(xiàn)流水化運(yùn)行的OFDM系統(tǒng)的硬件平臺(tái)，包括模擬前端、基于FPGA的OFDM調(diào)制器和OFDM 解調(diào)器。重點(diǎn)給出了OFDM調(diào)制解調(diào)器的實(shí)現(xiàn)構(gòu)架，對(duì)FPGA實(shí)現(xiàn)方法進(jìn)行了詳細(xì)的描述，介紹了系統(tǒng)調(diào)試方法，并對(duì)系統(tǒng)進(jìn)行了性能評(píng)價(jià)。
2018-12-13 16:45:5122 DDR對(duì)于做項(xiàng)目來(lái)說(shuō)，是必不可少的。一般用于數(shù)據(jù)緩存和平滑帶寬。今天介紹下Xilinx DDR控制器MIG IP核的例化及仿真。 FPGA芯片：XC7K325T（KC705） 開(kāi)發(fā)工具：Vivado
2020-11-26 15:02:1110426 
? Xilinx公司的FPGA中有著很多的有用且對(duì)整個(gè)工程很有益處的IP核，比如數(shù)學(xué)類的IP核，數(shù)字信號(hào)處理使用的IP核，以及存儲(chǔ)類的IP核，本篇文章主要介紹BRAM ?IP核
2020-12-29 15:59:3913270 Xilinx快速傅立葉變換（FFT IP）內(nèi)核實(shí)現(xiàn)了Cooley-Tukey FFT算法，這是一種計(jì)算有效的方法，用于計(jì)算離散傅立葉變換（DFT）。
2022-03-30 11:01:314200 以Xilinx Vivado設(shè)計(jì)套件中提供的FFT IP為例，簡(jiǎn)要說(shuō)明如何進(jìn)行FFT IP配置和設(shè)計(jì)。
2022-07-22 10:21:273423 Vivado的FFT IP核支持多通道輸入（Number of Channels）和實(shí)時(shí)更改FFT的點(diǎn)數(shù)（Run Time Configurable Transform Length）。
2022-09-07 14:31:206996 Gowin FFT IP 用戶指南主要包括功能簡(jiǎn)介、信號(hào)定義、參數(shù)介紹、工作
原理、GUI 調(diào)用等，旨在幫助用戶快速了解高云半導(dǎo)體 Gowin FFT IP 的特
性及使用方法。
2022-09-15 10:19:241 這里做最簡(jiǎn)單的設(shè)置，打開(kāi)Vivado，點(diǎn)開(kāi)IP Catalog，找到FFT IP核。
2023-06-19 14:38:503580 
筆者在校的科研任務(wù)，需要用FPGA搭建OFDM通信系統(tǒng)，而OFDM的核心即是IFFT和FFT運(yùn)算，因此本文通過(guò)Xilinx FFT IP核的使用總結(jié)給大家開(kāi)個(gè)頭，詳細(xì)內(nèi)容可查看官方文檔PG109。
2023-07-10 10:43:182064 
OFDM中調(diào)制使用IFFT，解調(diào)使用IFFT，在OFDM實(shí)現(xiàn)系統(tǒng)中，FFT和IFFT時(shí)必備的關(guān)鍵模塊。
2023-07-10 10:50:55954 
OFDM中調(diào)制使用IFFT，解調(diào)使用IFFT，在OFDM實(shí)現(xiàn)系統(tǒng)中，FFT和IFFT時(shí)必備的關(guān)鍵模塊。在使用Xilinx的7系列FPGA（KC705）實(shí)現(xiàn)OFDM系統(tǒng)時(shí)，有以下幾種選擇。
2023-07-10 10:50:521918 
電子發(fā)燒友網(wǎng)站提供《HDLC協(xié)議IP核的設(shè)計(jì)與實(shí)現(xiàn).pdf》資料免費(fèi)下載
2023-11-08 15:45:335 Xilinx公司的FPGA中有著很多的有用且對(duì)整個(gè)工程很有益處的IP核，比如數(shù)學(xué)類的IP核，數(shù)字信號(hào)處理使用的IP核，以及存儲(chǔ)類的IP核，本篇文章主要介紹BRAM IP核的使用。 BRAM是FPGA
2023-12-05 15:05:023291 在使用FPGA的時(shí)候，有些IP核是需要申請(qǐng)后才能使用的，本文介紹如何申請(qǐng)xilinx IP核的license。
2024-10-25 16:48:322275 
用RAM實(shí)現(xiàn)一個(gè)DDS，從原理上來(lái)說(shuō)很簡(jiǎn)單，在實(shí)際使用的時(shí)候，可能沒(méi)有直接使用官方提供的IP核來(lái)的方便。這個(gè)博客就記錄一下，最近使用到的這個(gè)DDS IP。
2024-10-25 16:54:115872 
本文介紹了Vidado中FFT IP核的使用，具體內(nèi)容為：調(diào)用IP核>>配置界面介紹>>IP核端口介紹>>MATLAB生成測(cè)試數(shù)據(jù)>>測(cè)試verilogHDL>>TestBench仿真>>結(jié)果驗(yàn)證>>FFT運(yùn)算。
2024-11-06 09:51:435640 
一 傅里葉變換FFT 想必大家對(duì)傅里葉老人家都不陌生了，網(wǎng)上也有這方面的很多資料。通過(guò)FFT將時(shí)域信號(hào)轉(zhuǎn)換到頻域，從而對(duì)一些在時(shí)域上難以分析的信號(hào)在頻域上進(jìn)行處理。在這里，我們需要注意采樣頻率
2025-01-08 11:33:443265 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論