FPGA時序分析-建立時間和保持時間裕量都是inf怎么解決呢？

今天有個小伙伴遇到一個問題，就是在vivado里面綜合后看到的建立時間和保持時間裕量都是inf，我們來看看怎么解決這個問題。

實驗一：

module testMem(
    input clk,
    input [9:0] addr,
    input we,
    input [7:0] wdata,
    output reg [7:0] rdata
     );
    reg [7:0] mem [1023:0];
    reg [7:0] data;
    reg [7:0] data1;
    reg [7:0] data2;
    reg [7:0] data3;
    always@(posedge clk)begin
        if(we)begin
            mem[addr] <= wdata;
        end
    end
    
????always@(posedge?clk)begin
????????????rdata?<=?mem[addr];
????end
    
endmodule

時序約束如下：

create_clock -period 5.000 -name sys_clk [get_ports clk]
set_property -dict {PACKAGE_PIN U18 IOSTANDARD LVCMOS33} [get_ports clk]

代碼非常簡單，大家一看就可以知道，這段代碼會被映射到一個Bram上。綜合后的資源報告也印證了我們的想法：

但是看時序分析：

是不是感覺很奇怪明明我們約束時鐘了，為什么時序分析后是inf呢，我們來看一下他綜合后的框圖就明白了。

可以看到在上圖里面，clk只和bram的時鐘管腳相連，這種情況下怎么做時序分析嘛，一般我們在片內做的時序分析都是一個寄存器到另一個寄存器的。

時序分析一共四種模型，可以參考下面四張圖，分別是Input to Flip-flop Path，Flip-flop to Output Path，Flip-flop to Flip-flop Path，Input to Output Path圖片來源于Static Timing Analysis for?Nanometer Designs也就是靜態時序分析圣經，這本必讀哦。

實驗二：

那怎么改變，vivado計算出來是inf呢，首先給輸入輸出加上

(*DONT_TOUCH="yes"*)

這個約束看看，代碼就變成了下面這個樣子


module testMem(
????input?clk,
    (*DONT_TOUCH="yes"*)input [9:0] addr,
    (*DONT_TOUCH="yes"*)input we,
    (*DONT_TOUCH="yes"*)input [7:0] wdata,
    (*DONT_TOUCH="yes"*)output reg [7:0] rdata
    );
    
????reg?[7:0]?mem?[1023:0];
    always@(posedge clk)begin
        if(we)begin
            mem[addr] <= wdata;
        end
    end
    
    always@(posedge clk)begin
            rdata <= mem[addr];
????end
    
endmodule

這次呢時序分析對了，我們來看一下綜合后的結果，可以看到不再是孤零零的一個bram的ip了，這個就是典型的Flip-flop to Flip-flop Path的時序分析了。

但是注意到沒有，實現的資源從bram變成lut和FF了，這個是因為在xilinx的器件里面，bram必須至少要有一級寄存器，那你可能又要問了，我們不是在代碼里面rdata有一級寄存器嗎，為啥沒有被綜合成bram呢，這個是因為加了dont touch的約束之后，vivado就不會再去優化這個寄存器，這樣這個寄存器就不能被優化到bram里面了，這樣自然就不會使用bram資源來實現上面的代碼了。

實驗三：

我們可以通過手動再加一級寄存器的方案，來讓他使用bram資源，代碼如下：


module testMem(
????input?clk,a
    (*DONT_TOUCH="yes"*)input [9:0] addr,
    (*DONT_TOUCH="yes"*)input we,
    (*DONT_TOUCH="yes"*)input [7:0] wdata,
    (*DONT_TOUCH="yes"*)output reg [7:0] rdata
    );
    
    reg [7:0] mem [1023:0];
????reg?[7:0]?data;
    always@(posedge clk)begin
        if(we)begin
            mem[addr] <= wdata;
        end
    end
????
    
    always@(posedge clk)begin
            data <= mem[addr];
    end
    always@(posedge clk)begin
            rdata <= data ;
????end
    
endmodule

可以看到時序分析，資源分析和我們預期是一致的。

綜合后的結果也和我們預期一致，可以和實驗一做對比，這次在bram后面多了一級寄存器哦。

實驗四：

那么我們在上面的代碼里面繼續去掉dont touch約束看看會發生什么。

module testMem(
    input clk,a
    input [9:0] addr,
    input we,
????input?[7:0]?wdata,
    output reg [7:0] rdata
    );
    
    reg [7:0] mem [1023:0];
    reg [7:0] data;
    always@(posedge clk)begin
        if(we)begin
            mem[addr] <= wdata;
        end
    end
    
    
    always@(posedge clk)begin
            data <= mem[addr];
    end
    always@(posedge clk)begin
            rdata <= data ;
    end
    
endmodule

可以看到又變成了inf，再來看一下綜合后的框圖，和實驗一一樣，你可能會問，我們不是加了兩級寄存器了嗎，怎么bram的輸出一個都沒有呢，這是因為這兩級寄存器都被bram給吸收了呢。

小提示，這樣兩級寄存器的方式比一級的時序會好很多哦，當然如果如果寄存器不少純打拍的話，他是不會被吸收進去的。

實驗五：

既然打兩拍不行，那就多打幾拍咯。

代碼變成下面的樣子：




module testMem(
    input clk,
    input [9:0] addr,
    input we,
    input [7:0] wdata,
????output?reg?[7:0]?rdata
    );
    
    reg [7:0] mem [1023:0];
    reg [7:0] data;
    reg [7:0] data1;
    reg [7:0] data2;
    reg [7:0] data3;
    always@(posedge clk)begin
        if(we)begin
            mem[addr] <= wdata;
        end
    end
????
    always@(posedge clk)begin
            data <= mem[addr];
????end
    always@(posedge clk)begin
            data1 <= data;
            data2 <= data1;
            data3 <= data2;
            rdata <= data3;
    end
    
endmodule