Microchip Technology Inc.

航空航天業務部高級產品營銷工程師

Julian Di Matteo

在挑選現場可編程門陣列（FPGA）半導體產品時，衛星和航天器系統設計人員有幾種不同的選擇。一種是選擇商用現貨（COTS）組件，這種做法可降低組件單位成本，縮短交付時間，但可靠性通常不足，必須進行篩選（導致成本和工程資源增加），并且需要使用軟硬三重模塊冗余（TMR）來減輕空間輻射效應。對于要求不能出現故障的任務，設計人員通常會選擇采用抗輻射設計（RHBD）技術的FPGA，雖然成本較高，但這類產品經過篩選和認證，符合合格制造商清單（QML）Q類和V類標準。QML V類是航天用半導體的最高認證標準。載人任務和安全關鍵型任務依靠QML-V組件降低故障風險。

提高性能、增強板上數據處理能力以及提供高速通信能力，這些航空領域的挑戰性需求日益增加，設計人員必須設計出滿足這些需求的系統。此類耐輻射RT FPGA以其制造商的航天經驗和專業知識為后盾，依托通過QML V類測試的多個解決方案，提供了一種采用耐輻射設計的解決方案。本文重點介紹航天應用可以采用的不同FPGA技術以及組件的開發過程。

空間輻射效應

由于商用現貨組件無法免疫各種空間輻射效應的影響，會導致集成電路性能下降或出現故障，因此需使用RT FPGA。

在各種輻射效應中，有一種稱為總電離劑量（TID），它是由空間中的帶電粒子和伽馬射線引起的輻射所致。這種輻射可通過在材料中產生電離而積聚能量。電離會改變材料的電荷激發、電荷傳輸、鍵合和解離特性，從而對器件參數造成不利影響。TID是電子器件在指定時段（通常是任務時間）的電離輻射累加。損傷程度取決于輻射量，用輻射吸收劑量（RAD）表示。視TID輻射耐受性而定，器件可能會產生功能性或參數性故障。FPGA中受TID輻射影響的常見參數包括傳輸延時增加，這會降低器件性能。另一個故障機制是，在受到高TID輻射后，泄漏電流會增大。

另一類輻射效應是單粒子效應（SEE）。這是指瞬態翻轉、瞬變或永久性損傷，因粒子（例如質子、重離子和α粒子等）輻射撞擊到晶體管的敏感區域所致，會引發各種故障。SEE表現為包括單粒子翻轉（SEU）在內的不同形式，在重離子、α粒子或質子等高能電離粒子照射電路或通過集成電路時產生，會導致系統邏輯中斷。

同樣令人棘手的是單粒子鎖定（SEL），這是一種因單粒子誘導的高電流狀態導致器件功能喪失的情況。SEL不一定具有破壞性。對于具有破壞性的鎖定粒子，電流不會恢復到標稱值。而對于不具有破壞性的鎖定粒子，在FPGA上電循環后，高電平電流將恢復到標稱值。

FPGA技術比較

FPGA有四種基本類型：

• SRAM型FPGA

SRAM型FPGA使用靜態存儲器存儲邏輯單元配置數據。SRAM具有易失性，掉電后器件配置會丟失。而上電時必須對FPGA進行編程。SRAM型技術的功耗往往更高，對輻射更敏感。

• 閃存型FPGA

可重新編程的閃存型FPGA主要使用閃存來存儲配置。閃存技術不受SEU影響，因而不再受到FPGA配置存儲器中輻射所致粒子翻轉的威脅。與SRAM型FPGA的功耗相比，RTG4閃存型FPGA的功耗最多可減少50%。采用閃存技術不需要外部存儲器、冗余或連續配置監視，從而在多個方面簡化了設計。這種技術也無需使用散熱器，因此可縮小設計尺寸并減小重量，而且有助于降低功耗，這對于電子模塊通過太陽能電池板供電的情況尤為重要。

• SONOS型FPGA

此類FPGA的一個示例是Microchip的RT PolarFire FPGA，其具備表征化輻射數據、低功耗以及不受SEU配置影響的輻射性能，并提供經過QML-V認證的高可靠性組件。這些FPGA在28納米工藝節點上基于硅-氧化物-氮化物-氧化物-硅（SONOS）非易失性（NV）技術開發。已通過測量逆變器的傳輸延時對28納米和較早的65納米進行了技術對比。測試結果表明，在性能上，采用28納米SONOS技術比采用65納米閃存技術要高出2.5倍。這些SONOS型FPGA在提供低功耗解決方案的同時，還具備出色的抗輻射性能，并且不受SEU影響。SONOS型FPGA已通過QML-V認證，是需要進行高速信號處理的應用的理想之選。

圖1給出了閃存型FPGA和SONOS型FPGA為免受SEU影響而采用的架構。

?

?

圖1——閃存型FPGA和SONOS型FPGA的配置存儲器不受SEU影響

反熔絲型FPGA

反熔絲型FPGA只可編程一次，與閃存型FPGA和SONOS型FPGA相比，關鍵的可重編程優勢受到限制。反熔絲開始并不導電，但燒斷后可以導電（其特性與熔絲相反）。反熔絲技術的抗輻射能力非常強。

如何開發RT FPGA

RT FPGA基于具備卓越輻射TID性能的多種制造工藝開發。這包括通過在電路級內置TMR的觸發器實現的RHBD。如果尚未在芯片級實現TMR，則可以實現部署在軟件中的TMR（稱為軟TMR）。芯片開發完成后，會對RT FPGA進行嚴格的認證。

要使器件達到最高標準，必須符合美國國防部發布的MIL-PRF-38535標準，這項標準為軍用和航空集成電路確立了一致的認證、測試和可靠性標準。MIL-PRF-38535針對想加入美國國防后勤局（DLA）發布的QML中的制造商定義了一些要求。

產品開發的另一方面是表征SEE性能，在未改變芯片設計的情況下，它不隨晶圓批次而變化。凍結設計后，FPGA制造商即可開始SEE表征過程。器件投產后，只要設計沒有變化，并且組件已完全表征，就不需要進行額外的SEE性能測試。

一些工藝方法的TID性能可能會因晶圓批次而異，因此，必須在生產期間基于晶圓執行TID性能測試，以保證器件符合目標TID等級規格（25 krad、100 krad和300 krad）。

RT FPGA對航天器設計的影響

最新的RT FPGA具有諸多優勢，為簡化相關設計提供了豐富的選擇，而且能顯著提高板上數據處理能力。為滿足這些需求，RT FPGA工藝節點在縮小以提高性能及加快信號處理速度，并提供更大的存儲容量和更多DSP功能。此外，RT FPGA還提供其他一些關鍵優勢，包括可重新編程，比ASIC的開發速度快等。通常，FPGA在升空后不會重新編程，但隨著設計復雜性的提高，在系統設計人員遵循設計原則并對與在軌重新編程相關的成功率和風險進行審慎評估的前提下，可以選擇重新編程。