引 言

在1992年5月美國電信系統會議上，JeoMitola首次提出了軟件無線電概念，之后迅速引起了人們的關注，并開始對它進行廣泛而深入的研究。具體地說，軟件無線電是以可編程的DSP或CPU為中心，將模塊化、標準化的硬件單元以總線方式連接起來，構成通用的基本硬件平臺，并通過軟件加載來實現各種無線通信功能的開放式的體系結構。本文以現場可編程邏輯門陣列（FPGA）和高性能直接數字合成（DDS）芯片AD9858構成一個通用的硬件平臺，通過更新不同的數據及軟件產生復雜調制信號、線性調頻信號、背景多路信號、跳頻信號、擴頻信號等，這些信號用普通信號源難以產生。

1 關鍵器件

1.1 AD9858簡介

AD9858內含10位數摸轉換器可工作到1 GSPS，32位可編程頻率字寄存器，100 MHz輸出頻率相噪小于-145 dBc／［email protected］ kHz，具有自動頻率掃描能力。

AD9858有3種工作模式：單音頻、頻率掃描和全睡眠模式。單音頻模式下，AD9858產生由內部頻率字寄存器（FTW）控制的單頻輸出信號。AD9858內含4個頻率字寄存器（FTW）和4個相位字寄存器（POW），外部的寄存器選擇腳PSI和PS0決定選擇哪一個頻率字寄存器和相位字寄存器，通過選擇頻率字寄存器改變輸出頻率，頻率跳變的速度與AD9858的參考時鐘相關，最快為8 ns。頻率掃描模式可以自動完成頻率掃描工作，產生線性調頻或實現其他頻率掃描應用，而且不受I／O口對多寄存器操作時的速度限制。無論AD9858工作于哪種工作模式，分別設定AD9858的FTW寄存器和POW寄存器，通過改變PS1和PS0的值，就可以同時改變信號的頻率和相位，而且相位的改變可以是絕對調相或相對調相，這正是AD9858實現混合調制的關鍵。

1.2 XC2V500-6FG256C簡介

FPGA使用XILINX公司的VirtexII系列。本文選用兩塊門數不同的FPGA，一塊為XC2V500-6FG256C，其具有50萬門，420 MHz內部時鐘速率，172個輸入輸出腳，96 Kb分布RAM，最大576 Kb塊RAM。另一塊為XC2V1000-5FG256C，其具有100萬門，420 MHz內部時鐘速率，172個輸入輸出腳，160 Kb分布RAM，最大720 Kb塊RAM。該系列FPGA含有嵌入式乘法器和分布式存儲器，具有DSP設計所需的平臺特性，這些特性使得能夠以較高的面積利用率實現信號處理功能，為復雜模擬過程的數據實時處理以及DDS的實時控制提供保障。

2 硬件設計

2.1 整體結構

普通調制信號的時域表達式為：

式中：Ω0稱為角載頻，Ω0=2πf0；α（t）和θ（￡）分別是幅度調制函數和相位調制函數，一般情況下，它們都是相對于cos（Ω0t）的時間慢變函數。

對于一個復雜信號，式中cos（Ω0t）作為高頻載波信號，以正弦波為主，其頻率相位和幅度應該可以快速跳變。α（t）和θ（t）作為調制函數，其波形、頻率、相位和幅度都應該可變，甚至是一個低頻的任意波。

如果通過數字直接合成的方式直接生成如S（t）的復雜信號，以1 GHz的采樣率、16位的數據寬度為例，如使用實時數據處理，傳輸帶寬需16×1 000 M=16 000 MB-PS，數據存儲深度為16×1 000 M=16 GB／S，所以使用直接生成S（t）復雜信號方案，硬件復雜，且成本高。如圖1所示，本文對高頻的載波信號和低頻的調制信號分別模擬后進行疊加，高頻的載波信號cos（Ω0t）使用高性能的DDS芯片AD9858和FPGA控制來模擬，α（t）和θ（t）雙路低頻的調制信號全部在FPGA中實現。模擬出的調制信號相位頻率調制函數直接輸出數字信號至AD9858的控制FPGA，通過控制AD9858的頻率相位字實現調制，幅度脈沖調制函數信號通過數字模擬轉換器（ADC）后加至自動增益控制（AGC）電路實現調制，這樣大大降低了對硬件的要求，同時也減少了軟件的計算量。

2.2 高頻載波發生

本設計AD9858參考時鐘使用1 GHz，使用并口方式讀寫數據，即設置AD9858外部串并選擇信號（SPSE-LECT）=1。最高輸出頻率達到350 MHz，對于350 MHz以上可以通過混頻方式上變頻。

頻率控制通過FPGA及中央處理單元實現。連續波可以直接對AD9858的頻率字寄存器寫入32位FTW，該頻率控制字可以通過式（2）得到：

式中：SYSCLK為參考時鐘。

高頻載波不只是單純連續波輸出，還要利用AD9858實現頻率捷變、頻率相位調制和頻率掃描功能，才能實現復雜信號的模擬。