引言

隨著數字通信在網絡中使用越來越頻繁，視頻的安全保密也顯得越來越重要。在數字通信領域，許多在存儲和傳輸中安全可靠的視頻產品得到廣泛應用，例如：付費電視、機密視頻會議和醫學圖像系統等。從1970年開始就有許多優秀的密碼技術已經確定并得到廣泛的應用，如DES、IDEA和RSA等，同時也有許多密碼技術由于加密速度不是很快，不能直接應用于視頻加密中。因此，為了保護傳輸中的實時視頻內容，研究一些專門的實時視頻圖像加密算法顯得十分重要。針對上述問題，本文提出一種基于DSP+FPGA技術來實現實時視頻圖像加密。

1 多混沌圖像加密

多混沌圖像加密算法是通過多路選擇器選擇針對某一段數據采取哪種加密方式和密鑰，然后對明文進行加密生成密文，多混沌圖像加密算法框架如圖1所示。多混沌圖像加密算法涉及到流加密、分組加密及多路選擇器。

1．1 流加密

流加密的密鑰是利用兩個不同的一維逐段性混沌映射x1（i+1）=F1（x1（i），p1），x2（i+1）=F2（x2（i），p2）來生成x1（i+1）和x2（i+1）兩個擬混沌軌道變量，然后利用非線性變換生成偽隨機比特序列。采用的一維逐段性混沌映射如下：

1．2 分組加密

1．3 多路選擇器

多路選擇器是利用一個一維逐段性混沌映射x3（i+1）=F3（x3（i），p3）迭代多次來生成一個混沌軌道變量x3（i+1），然后依據式（7）來生成偽隨機比特r，最后根據r來決定采用哪種加密算法，r=0時采用流加密，r=1時采用分組加密。

2 系統的總體設計

選用TI公司的TMS320C6713 DSP，該款DSP為高性能32位浮點型，其主頻可達到300MHz，處理速度高達2400MIPS，片上共有264k×8位存儲器，內置2個MCASP、2個MCBSP、2個I2C、1組GPIO、2個32位定時器、1個16位主機接口HPI和32位EMIF總線。選用Altera公司CycloneII系列的EP2C5 FPGA，該款FPGA擁有4608個邏輯單元，片上共計119808比特的RAM，2個高性能的鎖相環，13個18×18的硬件乘法器以及具有142個用戶可用的IO口。

系統的CCD攝像頭直接與視頻解碼芯片SAA7111相連，SAA7111將采集到的模擬圖像數據轉換成RGB565格式的圖像數據，FPGA將接收到的圖像數據存入到SDRAM1，然后發送一個信號給DSP；FPGA同時檢測DSP對SDRAM2的數據加密完了的標志信號，這時FPGA讀取SDRAM2中的數據，將數字圖像數據通過ADV7123轉換模擬圖像數據，通過VGA接口顯示。當DSP得到FPGA發送過來中斷信號后讀取SDRAM1的圖像數據，然后根據多混沌加密算法對其進行加密，然后將加密后的數據存儲到SDRAM1中，同時發送一個加密完成的標志信號給FPGA。系統整體設計框圖如圖2所示。

2．1 FPGA子系統設計

FPGA子系統需要實現的功能包括SAA7111的初始化、SDRAM接口控制以及VGA實時顯示模塊。

視頻解碼芯片SAA7111在系統的視頻輸入處理部分，需要對其進行合理的配置后，才能實現將模擬視頻信號轉換成相應格式的數字圖像數據。SAA7111片內有32個控制寄存器，其中20個是可編程的，FPGA需通過I2C接口對其進行初始化，初始化流程圖如圖3所示。在對SAA7111進行配置時，首先時鐘信號采用400kHz較為可靠，其次是I2C總線的開始信號、停止信號和應答信號，再次是設置好SAA7111相應寄存器的數據。

SDRAM的主要任務是完成圖像數據的存儲及加密數據輸出。FPGA控制SDRAM程序主要由命令狀態機模塊和數據傳輸2個子模塊組成。系統上電時需有100-200μs的等待時間，然后FPGA對其進行初始化。在進行完初始化之后，便可以對SDRAM進行讀寫控制。對SDRAM進行讀寫操作時，需先激活要讀寫的行和列，才可以對相應的行列進行數據讀寫，讀寫完成后FPGA將對SDRAM產生一個預充電的命令。

FPGA對SDRAM1和SDRAM2是采取乒乓緩存的方式控制。假如這時FPGA對SDRAM1進行存儲圖像數據，寫完數據后對SDRAM2進行讀數據；當FPGA對SDRAM1寫完數據后，DSP讀取SDRAM1里的數據，加密后將數據存入SDRAM1；下一次就是FPGA對SDRAM2進行寫數據，如此反復交叉進行操作。

VGA顯示子模塊主要是產生VGA時序控制信號，VGA時序控制信號主要包括RGB數據信號、行同步信號及場同步信號。

2．2 DSP子系統設計

DSP子系統的主要工作是完成多混沌加密算法及對SDRAM數據的讀寫。多混沌圖像加密算法在DSP中實現步驟如下：

（1）對式（1）中xj（0）和pj（j=1，2，3）的系統參數進行初始化設置；

（2）為確保系統進入混沌狀態，首先將Fj（xj（i），（pj）迭代256次得到x1（i）和x2（i），然后將其代入l=［x1（i）+x2（i）+p1+p2）×1015］mod 256+1，得到F3（x3（i），p3）在第（3）步中需要迭代的次數，其中［y］表示對數據y進行下取整；

（3）繼續迭代F1（x1（i），p1）和F2（x2（i），P2）并利用式（2）來生成密鑰Si；同時將F3（x3（i），p3）迭代1次后，根據式（7）生成偽隨機比特r，如果r=0，這時進入第（4）步流加密，否則進入第（5）步分組加密；

（4）將64bit的明文pi成8組（即pi=pi，0，pi，1，……，pi，7）與密鑰Si進行異或操作，得到密文pi’=p’i，0，p’i，1，……，P’i，7，然后得到迭代次數1：

最后進入第（6）步；

（5）首先將明文分成8組得到pi=pi，0，pi，1，…，pi，7，然后將其按照式（4）、（5）、（6）進行變換，得到密文

，最后根據式（8）得到下一次F3（x3（i），p3）需迭代次數1，進入第（6）步；

（6）判斷一幀的圖像數據是否全部加密，如果沒有完成則進入第（3）步，否則就進入第（1）步。

3 實驗結果

為了驗證系統的實時性和可靠性，對其進行了3種實驗：FPGA單獨工作實驗、DSP單獨工作實驗和系統正常運行的實驗。第一種實驗是檢驗FPGA對實時視頻圖像數據在SDRAM中的讀寫是否正確，實驗結果如圖4所示，從圖4可以看出FPGA對實時視頻圖像的傳輸是正確的。第二個實驗是DSP直接讀入一幅圖片對其進行加密，加密完后FPGA將其讀出并顯示出來，實驗結果如圖5所示。同時通過Matlab軟件編程對該幅圖片進行相同的加密，實驗結果如圖6所示。圖6證明了DSP對圖像的加密是非常準確的。系統正常運行的實驗結果如圖7所示。

4 結束語

系統設計充分運用了TMS320C6713是浮點型處理器及其強大的運算能力等，同時結合了FPGA芯片對實時信號處理速度快等優點，使整個系統的設計具有很高的靈活性和更高的實時性。通過實驗結果分析證明：采用DSP+FPGA的設計方案能滿足對視頻圖像數據進行快速加密的需求，同時也說明了多混沌對視頻傳輸具有較強的實時性和保密性等優點。

責任編輯：gt