基FPGA Cyclone II_EP2C5 EP2C8的頻率計

基FPGA_Cyclone_II_EP2C5/EP2C8的頻率計

功能描述：按４＊４鍵盤上的１，２，３．．．號按鍵可依次測出
　25000000Hz　，12500000Hz ....的分頻信號并顯示在８個數碼管上．
本設計由以下四個模塊組成．
freqtest.v -8位十進制頻率計 (頂層模塊）
KeyBoard.v -4*4鍵盤掃描模塊 (選擇不同的被測信號）
cnt10.v -十進制計數器模塊　　（測頻計數）
scan_led.v -數碼管動態掃描模塊 （顯示測量結果）

/* freqtest.v -8位十進制頻率計*/

/* Copyright 2008-2018? */

/*
modification history
--------------------
01a,16jan08,52mcu　163haole@163.com
*/

/*
DESCRIPTION
Cyclone II EP2C5Q208C

*/
module freqtest(clock,freq_input,dig,seg,test,col,row,rstkey);
input clock;? //系統時鐘
inout freq_input;? //被測信號時鐘
output[2:0] dig; //數碼管選擇輸出
output[7:0] seg; //數碼管段輸出引腳
output[9:0] test;//輸出頻率信號，用于測試

output? [3:0]? col???? ;
input?? [3:0]? row???? ;
input????????? rstkey ;

reg[25:0]counter;? //時鐘分頻計數器
reg[31:0]freq_result; //頻率測量結果寄存器
wire [31:0]pre_freq; //脈沖計數寄存器
reg rst;
wire divide_clk; //1Hz閘門信號
wire clk_scan; //數碼管掃描時鐘
wire cout1,cout2,cout3,cout4,cout5,cout6,cout7;

assign clk_scan = counter[15]; //動態掃描時鐘
assign test = counter[9:0];//輸出頻率信號，用于測試

reg [31:0] Mega_cnt;
reg[3:0]key;
reg freq_input_r;

//時鐘分頻進程：分出1hz基準信號
always @(posedge clock)
begin
?? if(divide_clk)
???? counter<=26'd0;
?? else
???? counter<=counter+1'b1;
end

assign divide_clk=(counter>=26'd50000000);//